AI與EDA的融合在高頻高速領域具有重要意義。它可以幫助提高設計的準確性、優化信號完整性、加速故障診斷和修復，以及自動化設計流程，從而提高設計效率和質量。

在本次研討會中，我們將重點分享AI技術在射頻設計、SERDES設計、內存設計以及半導體器件建模中的應用。同時，隨著技術的推動，multi-die技術逐漸普及，其中涉及的UCIe接口設計也有一些需要特別關注的地方，我們將為您提供相關解讀。

利用人工智能和機器學習重塑電子設計自動化

隨著人工智能與機器學習的飛速發展，它們已經滲透到了電子設計自動化 (EDA) 的每一個角落。我們將深入探討如何通過這些尖端技術優化和創新EDA的流程。具體講解在包括ADS，SystemVue以及器件建模等平臺中如何使用AI/ML提高生產力。

基于AI/ML和測量的功放設計

功放設計通常需要得到實測load pull數據支持，ADS可以引導您完成導入、清理和可視化測得的Load Pull數據，并通過這些數據優化功放設計的關鍵指標，例如PAE、EVM、ACLR等。通過實際示例，您將學習如何通過Load Pull數據來提高功率放大器的性能，了解如何使用這些數據來定制非線性仿真的人工神經網絡（ANN）模型。

UCIe通用小芯片互連接口技術仿真

高性能計算是Multi-Die系統興起的重要推動力。利用Multi-Die系統能實現異構集成，并且利用較小Chiplet實現更高良率，更小的外形尺寸和緊湊的封裝，降低系統的功耗和成本，不僅可以解決AI領域性能需求每兩年增長800倍的需求，還可以解決多個行業對速度更快、功耗更低帶寬更高的半導體的巨大需求。Die之間使用UCIe標準進行通信，在本次演示中，您將深入了解chiplet的高速通信標準以及如何進行仿真，此外，我們還將探討如何利用智能設計環境輕松計算和優化眼圖、誤碼率（BER）、等高線和電壓傳輸函數（VTF）等。

全新的SerDes和內存設計流程

AI/ML、5G 和物聯網設備的飛速發展不斷推動對內存技術的迭代。更高的存取速度使得內存設計和驗證變得更加困難。內存接口信號完整性可能會受到串擾、反射和噪聲的影響。時間預算變得更加緊張，誤差邊界變窄。而功耗上升，則可能引起影響可靠性的熱問題。在這個演示中，您將了解到針對 SerDes 和內存設計的最新工作流解決方案，從而幫助您縮短從概念到模擬和驗證的時間。

快速電磁-電路協同設計

射頻工程師使用PCB板和模塊來以比定制集成電路設計更低的成本實現系統功能。隨著技術的進步，模塊內的芯片、封裝和三維組件擁有更復雜的工藝和技術。這使得電路電磁協同設計更加困難，我們將介紹一種新的方法來應對這些挑戰，以幫助射頻工程師在幾秒鐘或幾分鐘內進行模塊集成。

審核編輯：黃飛