CSI總線介紹與優勢

CSI總線是一項用于將圖像傳感器與處理器連接的并行通信接口，在工業自動化、能源電力、智慧醫療等領域得到廣泛應用，具備了高帶寬，開發難度低和低成本優點。

圖1CSI總線接口示意圖以全志科技T3處理器的CSI0為例）

國產ARM+FPGA架構介紹與優勢

近年來，隨著中國新基建和中國制造2025規劃的不斷推進，單ARM處理器已經越來越難以滿足工業現場的功能需求。尤其是在能源電力、工業控制和智慧醫療等行業，對于多路/高速AD采集、多路網口、多路串口、多路/高速并行DI/DO以及高速數據并行處理等特定功能的需求日益增長。因此，ARM + FPGA架構的處理器平臺在市場上受到越來越多的歡迎。

創龍科技SOM-TLT3F是一款基于全志科技T3四核ARM Cortex-A7處理器和紫光同創Logos PGL25G/PGL50G FPGA設計的異構多核全國產工業核心板。該處理器平臺的ARM Cortex-A7處理單元主頻高達1.2GHz。該核心板所有元器件均采用國產工業級方案，國產化率達到100%。

全志T3是一款準車規級芯片，采用四核ARM Cortex-A7架構，主頻高達1.2GHz。它支持雙路網口、八路UART、SATA大容量存儲接口，并且能夠同時支持4路顯示、GPU以及1080P H.264視頻硬件編解碼。此外，創龍科技已在T3平臺上適配了國產嵌入式系統翼輝SylixOS，實現了軟硬件的真正國產化。

紫光同創Logos PGL25G/PGL50G FPGA在工業領域有著廣泛的應用，并且與國外競爭對手的產品兼容。由于價格低廉、質量穩定、開發環境易用等優點，受到了工業用戶的廣泛好評

國產ARM+FPGA的CSI通信案例介紹

本章節主要介紹全志科技T3與紫光同創Logos基于CSI的ARM + FPGA通信方案，使用的硬件平臺為：創龍科技TLT3F-EVM工業評估板。

為了簡化描述，正文僅摘錄方案功能描述與測試結果。

該案例實現T3(ARM Cortex-A7)與FPGA的CSI通信功能。案例使用的CSI0總線，最高支持分辨率為1080P@30fps，數據位寬為8bit，如下圖所示。CSI0理論傳輸帶寬為：1920 x 1080 x 8bit x 30fps ≈ 59MB/s。

圖4

圖5 功能框圖

圖6ARM程序流程圖

案例測試演示

將CSI_PCLK設置為65MHz，測試數據寫入FIFO的時鐘FIFO_WR_CLK設置為59MHz。由于FPGA端需將數據寫入FIFO再從FIFO讀出后發送，每一行與每一幀之間的間隔時間會受FIFO寫入的速率影響，因此CSI通信的實際理論傳輸帶寬應為：(59MHz x 8bit / 8)MB/s = 59MB/s。而如圖所示，本次實測速率約為52.4MB/s，誤碼率為0，接近理論通信速率。

審核編輯：黃飛