電子發燒友網報道（文/吳子鵬）隨著摩爾定律速度放緩，近幾年先進封裝技術成為大算力芯片發展的主要推動力。得益于人工智能應用的算力需求爆發，芯片封裝技術的重要性更是提升到了前所未有的高度。

在第十六屆集成電路封測產業鏈創新發展論壇(CIPA2024)上，來自封裝和設備行業的眾多專家分享了產業前沿信息，包括國產封裝廠商在先進封裝方面的進展，先進封裝里前沿的創新技術，以及先進封裝如何更好地賦能大算力芯片的發展等。

國內先進封裝技術的具體進展

從傳統的引線框架封裝，到球柵陣列封裝(BGA)、陶瓷基板封裝(CBGA)、面積陣列封裝(LGA)等，再到2.5D/3D封裝、系統級封裝(SiP)、Chiplet等，產業界努力的方向就是在一個封裝內塞進更多的功能單元，以實現更高的集成度。近幾年，先進封裝技術一直由臺積電、英特爾、三星三大海外大廠主導，不過隨著需求暴漲，國產封裝大廠也在先進封裝方面取得了積極的進展。

CIPA2024上，國內長電科技、通富微電、華天科技、華進半導體等均做了分享，也提到了各自企業在先進封裝層面的進展。比如，華天科技（昆山）電子有限公司技術專家付東之分享了華天科技在先進封裝方面所取得的成果。

華天科技（昆山）電子有限公司技術專家付東之

目前，華天科技的主要業務范圍是封裝設計、封裝仿真、引線框封裝、基板封裝、晶圓級封裝、晶圓測試及功能測試、物流配送等。華天科技先進封裝平臺的名字是Hmatrix，包括WLP（WaferLevelPackage）、SLP（StripLevelPackage）和eSinC（EmbeddedSysteminChip）。在這個體系下，華天科技也取得了一些成績，比如在晶圓級封裝WLP方面，華天科技擁有國內最大的WLP生產線，月產能達到3萬多片。

另外，華天科技基于3DMatrix3D晶圓級封裝平臺開發的系統集成封裝技術eSinCSiP，通過集成硅基扇出封裝、bumping技術、TSV技術、C2W和W2W技術，可以實現多芯片高密度高可靠性3D異質異構集成。付東之稱，華天科技也在布局2.5D封裝技術。

華進半導體封裝先導技術研發中心有限公司總經理孫鵬則在《后摩爾定律時代AI/HPC封裝集成解決方案》分享里提到了華進半導體PDK（ProcessDesignKit，工藝設計套件）+EDA的先進封裝設計流程和先進封裝仿真技術。PDK是制造和設計之間溝通的橋梁，是模擬電路設計的起始點。孫鵬強調，要實現先進封裝，需要先有PDK。

華進半導體封裝先導技術研發中心有限公司總經理孫鵬

孫鵬表示，在AI/HPC芯片設計里，芯片的電壓并不高，可能是1.2V，也可能是0.7V，但是負載電流是非常恐怖的，能夠達到幾百個安培。為了保證系統給芯片供電電壓的穩定性，直流壓降、交流紋波和電源阻抗等需要在設計前期就考慮到。同時，先進封裝里芯片、封裝與系統層級之間的電磁、熱、力場的耦合干擾越來越顯著，系統性的SI/PI和熱機械失效問題也要提前考慮。

孫鵬強調，之所以說電源完整性在以先進封裝技術打造的AI/HPC芯片里，其重要性可能比信號完整性更加重要，原因就是芯片內流轉的電流太大了。華進半導體的PDK+EDA方案可以實現跨芯片-封裝-系統的協同設計以及跨電學、熱學、力學的綜合分析，支撐2.5D/3DIC產品的規劃、設計、驗證和簽核，以實現更好的先進封裝。

另外，華進半導體實現的先進封裝技術成果還包括：

·華進2.5D封裝方案實現最大32Gbps速率的信號傳輸，可滿足通道無源電性能RL(回損)、IL(插損)、PSXT(綜合功率串擾)、ICR(綜合串擾比)等4項約束；

·開發了基于low-K有源晶圓的正面Via-lastTSV加工技術，TSV10umx100um，bump高度80um，解決了low-K材料刻蝕和吸水性保護、高bump結構晶圓的切割等技術難題；

·3DChiplet結構實現了4顆網絡處理芯粒、被動元件、有源TSV轉接板和基板，相比基板上集成電源的方案，模塊減少～84%的焦耳熱損耗，TSV路徑的最大電流密度減小～60%；

·在國內建成國產扇出封裝中試線，支持RDL-FirstFO封裝工藝，涵蓋高密度布線及微節距凸點、C2W組裝、激光臨時鍵合/拆鍵合等相關工藝。

先進封裝里面的前沿技術創新

先進封裝是一個交叉融合的技術創新領域，涉及設計、環境、測試、材料、制造和可靠性等多學科領域。從芯片架構來看，先進封裝關乎異構集成、互聯技術、供電技術和安全技術等諸多方面。在CIPA2024上，也有非常多的嘉賓分享了先進封裝中的前沿技術。

比如，江蘇微導納米科技股份有限公司半導體資深銷售總監聶佳相分享了《低溫鍍膜工藝在半導體封測中的應用》，并介紹了微導納米的先進封裝薄膜解決方案。聶佳相稱，摩爾定律本身就是一個物理極限，可能在1nm或者某個節點就無法進行下去了，先進封裝便成為突破芯片性能瓶頸的最佳路徑。而在先進封裝中，TSV、背覆銅和混合鍵合都和鍍膜技術息息相關。

江蘇微導納米科技股份有限公司半導體資深銷售總監聶佳相

比如在混合鍵合HybridBonding中，除了銅層之間完成鍵合實現電氣連接，兩個Chip面對面的其他非導電部分也要貼合，這就需要使用CVD設備將銅填補進去完成鍵合。這個過程中存在兩大挑戰：其一是需要在低溫環境下完成；其二是高分子材料的翹曲問題通常比較嚴重。

微導納米作為國內排名靠前的薄膜設備供應商，設備類型主要集中在CVD和ALD兩大類型，能夠幫助封裝廠商完成難度較大的低溫工藝。比如，該公司的iTomic?HiK系列原子層沉積鍍膜系統，適用于客戶制程高介電常數（High-k）柵氧層、MIM電容器絕緣層、TSV介質層等薄膜工藝需求。

再比如，江蘇華海誠科新材料股份有限公司董事陶軍分享了《先進半導體封裝材料及未來趨勢》。在制程技術上，先進封裝采用如微細化焊球、超低k材料等創新技術，因此材料創新對于先進封裝而言是極其重要的。

江蘇華海誠科新材料股份有限公司董事陶軍

陶軍主要談到了銅線鍵合中的一些材料發展。在鍵合的過程中，如果基板或者塑封材料的pH值不合適，就可能對銅線造成腐蝕。這個過程中，氯離子的含量是非常關鍵的，會影響基板和塑封材料的pH值，進而影響鍵合和封裝的效果。舉例來說，當pH值為4時，鍵合的失效率就會非常高。

為了解決這個問題，華海誠科和很多半導體材料供應商進行合作，取得的成果包括：特殊含硅結構的環氧樹脂，用陶瓷在塑封材料中替代金屬，建立了一條無金屬產線；用顆粒狀塑封料來實現大面積封裝，降低基板的翹曲問題；調節數字體系結構，將含硅環境的環氧結構和特殊的環氧結構進行融合，也能夠應對翹曲的問題。

國產Chiplet如何賦能大算力芯片發展

先進封裝的研發和創新，最終還是落到應用上，也就是打造大算力芯片。根據Yole的統計數據，到2027年，預計2D/3D封裝市場規模將達到150億美元，扇出型WLP約為40億美元，扇入型約為30億美元，Embedded約為2億美元。屆時，先進封裝將占整體封裝市場的50%。

在CIPA2024上，銳杰微科技集團董事長方家恩分享了《Chiplet封裝技術在封裝級的相關應用》，主要探討了國內如何發展2.5D封裝技術以及Chiplet技術的落地。方家恩認為，受限于先進制程和HBM工藝不成熟，目前國內雖然出現了幾十甚至上百家的2.5D封裝企業，但產業發展仍處于早期階段，尤其是缺少經過驗證的經驗。在這種情況下，國內應該如何用好Chiplet技術呢？

銳杰微科技集團董事長方家恩

方家恩指出，Chiplet技術發展受限于三點，一個是先進工藝和IP，一個是互聯標準，還有一個是封裝技術。在傳統芯片設計里，一顆芯片可能對應兩款封裝。不過，在未來打造各種功能die時，研發一顆die可能需要適配十幾種，甚至是二十幾種封裝類型，因此是封裝引領Chiplet技術發展。未來幾年，國產的Chiplet將迎來蓬勃的發展，年復合增長率可能高達50%以上。

方家恩強調，國產要形成自己的Chiplet生態鏈，這是非常重要的，也是值得大家思考和努力的。

為了實現這一點，國產芯片產業可以從幾個方面入手：首先是標準方面，要擁有自己的Chiplet互聯標準，目前《芯粒間互聯通信協議》（ChipletsInterconnectProtocol，CIP）已經獲批，并于今年1月1日正式實施；其次是先進封裝技術，跳脫出國外主導的先進封裝路線，基于傳統封裝和Chiplet也能夠解決80%以上應用場景對高性能芯片的需求。

目前，國產芯片在同構D2D方面已經取得了一定的進展，也就是將計算SoC分拆成2個、4個或者6個，然后將其拼起來以實現更高的計算性能。然后就是異構的，將不同的計算單元以及HBM融入高性能計算芯片中，這方面臺積電的CoWoS是非常值得借鑒學習的。

方家恩在演講中提到，國內Chiplet要想發展好，兩個全流程是非常重要的。其一是工藝全流程，解決前道和后道所有工藝問題以實現全流程；其二是開發全流程，在設計開發過程中對電、熱、應力、可靠性等方面做到周全地考慮。

結語

先進封裝是未來打造高算力芯片的重要技術，意味著先進的設計思路和先進的集成工藝。在國內，受限于先進工藝制程方面的影響，目前臺積電、英特爾和三星的技術路線并不適用于國產先進封裝技術的發展，國內芯片產業需要走出自己的路。比如在Chiplet領域，要率先實現工藝全流程和開發全流程，同時也要有自己的標準，形成自己的生態，才能夠逐漸做大做強。