集成電路測(cè)試卡位產(chǎn)業(yè)鏈關(guān)鍵節(jié)點(diǎn)，貫穿設(shè)計(jì)、制造、封裝以及應(yīng)用的全過(guò)程。

從整個(gè)制造流程上來(lái)看，集成電路測(cè)試具體包括設(shè)計(jì)階段的設(shè)計(jì)驗(yàn)證、晶圓制造階段的過(guò)程工藝檢測(cè)、封裝前的晶圓測(cè)試以及封裝后的成品測(cè)試，貫穿設(shè)計(jì)、制造、封裝以及應(yīng)用的全過(guò)程，在保證芯片性能、提高產(chǎn)業(yè)鏈運(yùn)轉(zhuǎn)效率方面具有重要作用。

IC測(cè)試貫穿整個(gè)集成電路產(chǎn)業(yè)鏈

資料來(lái)源：基業(yè)常青

IC測(cè)試是確保產(chǎn)品良率和成本控制的重要環(huán)節(jié)，在IC生產(chǎn)過(guò)程中起著舉足輕重的作用。IC測(cè)試是集成電路生產(chǎn)過(guò)程中的重要環(huán)節(jié)，測(cè)試的主要目的是保證芯片在惡劣環(huán)境下能完全實(shí)現(xiàn)設(shè)計(jì)規(guī)格書(shū)所規(guī)定的功能及性能指標(biāo)，每一道測(cè)試都會(huì)產(chǎn)生一系列的測(cè)試數(shù)據(jù)，由于測(cè)試程序通常是由一系列測(cè)試項(xiàng)目組成的，從各個(gè)方面對(duì)芯片進(jìn)行充分檢測(cè)，不僅可以判斷芯片性能是否符合標(biāo)準(zhǔn)，是否可以進(jìn)入市場(chǎng)，而且能夠從測(cè)試結(jié)果的詳細(xì)數(shù)據(jù)中充分、定量地反映出每顆芯片從結(jié)構(gòu)、功能到電氣特性的各種指標(biāo)。因此，對(duì)集成電路進(jìn)行測(cè)試可有效提高芯片的成品率以及生產(chǎn)效率。

設(shè)計(jì)驗(yàn)證和過(guò)程工藝控制測(cè)試難以獨(dú)立分工，晶圓測(cè)試和芯片成品測(cè)試環(huán)節(jié)是專業(yè)測(cè)試公司主要業(yè)務(wù)形態(tài)。設(shè)計(jì)驗(yàn)證部分由于涉及到信息保密以及市場(chǎng)需求不高的問(wèn)題，難以外包，而過(guò)程工藝控制測(cè)試則對(duì)潔凈程度和生產(chǎn)過(guò)程中穩(wěn)定性上的高要求，因此也難以獨(dú)立分工。晶圓測(cè)試和芯片成品測(cè)試分屬中道和后道測(cè)試部分，其信息保密及生產(chǎn)環(huán)境控制要求相對(duì)均不是太高，再加上第三方測(cè)試廠商的獨(dú)立性和專業(yè)性，可保證測(cè)試結(jié)果的有效性并能及時(shí)向上游反饋，提升芯片生產(chǎn)效率，因此，目前多數(shù)設(shè)計(jì)及代工廠商將晶圓測(cè)試和芯片成品測(cè)試外包給第三方專業(yè)測(cè)試廠商。

分為wafer test（晶圓測(cè)試）、chip test（芯片測(cè)試）和package test（封裝測(cè)試）。wafer test 是在晶圓從晶圓廠生產(chǎn)出來(lái)后，切割減薄之前的檢測(cè)。其設(shè)備通常是測(cè)試廠商自行開(kāi)發(fā)制造或定制的，一般是將晶圓放在測(cè)試平臺(tái)上，用探針探到芯片中事先確定的檢測(cè)點(diǎn)，探針上可以通過(guò)直流電流和交流信號(hào)，可以對(duì)其進(jìn)行各種電氣參數(shù)檢測(cè)。
對(duì)于光學(xué)IC，還需要對(duì)其進(jìn)行給定光照條件下的電氣性能檢測(cè)。wafer test 主要設(shè)備：探針平臺(tái)。wafer test 輔助設(shè)備：無(wú)塵室及其全套設(shè)備。wafer test 是效率最高的測(cè)試，因?yàn)橐粋€(gè)晶圓上常常有幾百個(gè)到幾千個(gè)甚至上萬(wàn)個(gè)芯片，而這所有芯片可以在測(cè)試平臺(tái)上一次性檢測(cè)。

chip test 是在晶圓經(jīng)過(guò)切割、減薄工序，成為一片片獨(dú)立的chip之后的檢測(cè)。其設(shè)備通常是測(cè)試廠商自行開(kāi)發(fā)制造或定制的，一般是將晶圓放在測(cè)試平臺(tái)上，用探針探到芯片中事先確定的檢測(cè)點(diǎn)，探針上可以通過(guò)直流電流和交流信號(hào)，可以對(duì)其進(jìn)行各種電氣參數(shù)檢測(cè)。chip test和wafer test設(shè)備最主要的區(qū)別是因?yàn)楸粶y(cè)目標(biāo)形狀大小不同因而夾具不同。
對(duì)于光學(xué)IC，還需要對(duì)其進(jìn)行給定光照條件下的電氣性能檢測(cè)。chip test 主要設(shè)備：探針平臺(tái)（包括夾持不同規(guī)格chip的夾具）chip test 輔助設(shè)備：無(wú)塵室及其全套設(shè)備。chip test 能檢測(cè)的范圍和wafer test是差不多的，由于已經(jīng)經(jīng)過(guò)了切割、減薄工序，還可以將切割、減薄工序中損壞的不良品挑出來(lái)。但chip test效率比wafer test要低不少。

package test 是在芯片封裝成成品之后進(jìn)行的檢測(cè)。由于芯片已經(jīng)封裝，所以不再需要無(wú)塵室環(huán)境，測(cè)試要求的條件大大降低。
一般 package test 的設(shè)備也是各個(gè)廠商自己開(kāi)發(fā)或定制的，通常包含測(cè)試各種電子或光學(xué)參數(shù)的傳感器，但通常不使用探針探入芯片內(nèi)部（多數(shù)芯片封裝后也無(wú)法探入），而是直接從管腳連線進(jìn)行測(cè)試。

由于 package test 無(wú)法使用探針測(cè)試芯片內(nèi)部，因此其測(cè)試范圍受到限制，有很多指標(biāo)無(wú)法在這一環(huán)節(jié)進(jìn)行測(cè)試。但 package test 是最終產(chǎn)品的檢測(cè)，因此其檢測(cè)合格即為最終合格產(chǎn)品。

IC的測(cè)試是一個(gè)相當(dāng)復(fù)雜的系統(tǒng)工程，無(wú)法簡(jiǎn)單地告訴你怎樣判定是合格還是不合格。

一般說(shuō)來(lái)，是根據(jù)設(shè)計(jì)要求進(jìn)行測(cè)試，不符合設(shè)計(jì)要求的就是不合格。而設(shè)計(jì)要求，因產(chǎn)品不同而各不相同，有的IC需要檢測(cè)大量的參數(shù)，有的則只需要檢測(cè)很少的參數(shù)。

事實(shí)上，一個(gè)具體的IC，并不一定要經(jīng)歷上面提到的全部測(cè)試，而經(jīng)歷多道測(cè)試工序的IC，具體在哪個(gè)工序測(cè)試哪些參數(shù)，也是有很多種變化的，這是一個(gè)復(fù)雜的系統(tǒng)工程。

例如對(duì)于芯片面積大、良率高、封裝成本低的芯片，通常可以不進(jìn)行wafer test，而芯片面積小、良率低、封裝成本高的芯片，最好將很多測(cè)試放在wafer test環(huán)節(jié)，及早發(fā)現(xiàn)不良品，避免不良品混入封裝環(huán)節(jié)，無(wú)謂地增加封裝成本。

IC的測(cè)試是IC生產(chǎn)流程中一個(gè)非常重要的環(huán)節(jié)，在目前大多數(shù)的IC中，測(cè)試環(huán)節(jié)所占成本常常要占到總成本的1/4到一半。

本文來(lái)源：CICsemi