Model系列芯片目前已經在智能家居、工業HMI、工業串口屏、智能儀表、充電樁等各個領域實現應用，也得到了客戶的一眾好評。在應用的過程中，我們也發現了很多小伙伴對Model系列PWM調試方面存在一些問題，因此，本期我們將深入探討PWM-DAC原理及實現方法，希望通過本期內容帶給大家一些啟發。

一、整體方案概述

二、PWM→DAC原理分析

圖2中的周期為T，占空比為p的PWM波按照傅里葉級數（Foerioe series）展開為：

關注t>0的部分，即：

實現可調的DAC需要兩個步驟，其一是根據輸出電壓需要及PWM波傅里葉級數的直流分量“Kp”確定MCU輸出PWM波的占空比p。其二是設計RC低通濾波器將PWM波傅里葉級數的諧波分量濾除掉，即可得電壓值為“Kp”的輸出。

三、低通濾波器（RC）

（一）DAC輸出電壓分辨率、濾波器衰減系數的確定

DAC電壓輸出可分為靜態輸出和動態輸出，下面分別介紹。在靜態輸出是指輸出不隨時間變化的恒定電壓。靜態輸出評價指標輸出分辨率（8位、12位）和輸出穩定性。其中輸出分辨率越高輸出精度越高。低通濾波器對PWM波的諧波分量的抑制效果對電壓輸出的穩定性起著決定性的作用。一般而言，抑制效果越好，輸出電壓越穩定。通常根據一次諧波對輸出電壓的影響不要超過最低位的精度，來確定低通濾波器對一次諧波的衰減系數（dB）。

動態輸出是指輸出電壓需要隨時間變化的輸出形式。動態輸出的評價指標包括輸出分辨率、輸出穩定性和低通濾波器的階躍響應時間（暫態響應）。

一般情況下，微處理器的系統時鐘周期是一定的。在輸出穩定性一定的情況下，階躍響應時間與輸出電壓分辨率呈現出此消彼長的關系。即輸出分辨率越高，一階諧波分量的周期越長，要想維持輸出穩定性需要的低通濾波器的RC值越大。而RC值越大，系統的階躍響應時間越長，動態輸出效果越差。

在輸出分辨率（PWM波的周期）一定的情況下，階躍響應時間與輸出穩定性呈現反比關系，當輸出穩定性越高，即低通濾波器對PWM波一次諧波有越強的衰減特性，采用RC濾波器，此時，RC值越大。而RC值越大，系統的階躍響應時間越長，動態輸出效果越差。

一般策略：

一般實在保證階躍響應時間的同時，使得電壓輸出的分辨率盡可能高。確定輸出分辨率、衰減系數（dB）具體流程如圖4所示。在輸出分辨率（PWM波的周期，從分辨率由高到低進行嘗試）一定的情況下，根據一次諧波對輸出電壓的影響不要超過最低位的精度，來確定衰減系數（dB）（輸出穩定性），進而確定低通濾波器的RC值，也即階躍響應時間。如果階躍時間不滿足應用需要，對分辨率進行減一操作，重復上述操作，直至階躍響應時間滿足應用需要。

本文采用PWM波的頻率為500Hz（T=2ms），其一次諧波頻率為500Hz。DAC在8位分辨條件下，要求一次諧波對輸出電壓的影響不要超過1個位的精度，來確定低通濾波器的衰減系數（dB）。

一個位的精度：K/256=0.0195V，一次諧波的最大賦值（p=0.5）:2K/π。低通濾波器的衰減系數：

也就是要求RC濾波電路至少在一次諧波處，即500Hz處提供-44.25(dB)的衰減。此處設計低通濾波器主要考慮兩個方面，其一是要在500Hz處實現-44.25（dB），這里為了方便，取-40（dB）（衰減到輸入的1/100）。這往往可以通過增加RC的乘積來實現，但較大的RC，意味著較長的穩態時間（0%→90%），影響系統的暫態響應。此處低通濾波器的設計原則：在保證在500Hz實現-40（dB）的條件下，盡量減少RC的乘積。

（二）RC一階低通濾波器

RC一階低通濾波器：

（三）二階RC低通濾波器

本文中所用的低通濾波器采用的是二階RC低通濾波器，具體參數見表2。

（四）驅動設計

為了提高DAC驅動能力（輸出電流能力），將二階RC低通濾波器的輸出接到運放設計的電壓跟隨器上。

以上就是對PWM-DAC技術的詳細分享，希望能對大家有所幫助。