本文要點(diǎn)

電源分配網(wǎng)絡(luò) (PDN) 中的瞬態(tài)電流會對電源軌產(chǎn)生兩種影響：接地反彈和軌道塌陷。

軌道塌陷和接地反彈是兩種瞬態(tài)效應(yīng)，它們對電源完整性具有相同的影響，但產(chǎn)生的方式彼此不同。

通過使用場求解器，設(shè)計人員可以根據(jù)控制 PDN 瞬態(tài)電流的 Z 參數(shù)和寄生效應(yīng)提取 PDN 阻抗。

每當(dāng)電路或系統(tǒng)狀態(tài)改變時，就會出現(xiàn)瞬態(tài)響應(yīng)，此時系統(tǒng)會進(jìn)入一種新的穩(wěn)定狀態(tài)。有時，系統(tǒng)中的瞬態(tài)響應(yīng)非?？觳⑶伊鲿常灾劣跓o法察覺。在其他情況下，瞬態(tài)響應(yīng)表現(xiàn)為信號電平出現(xiàn)大幅波動，這種過渡期間的信號是無法識別的。高速 PCB 設(shè)計的一個主要目標(biāo)是防止不必要的瞬態(tài)行為對器件造成影響，以及完全消除瞬態(tài)行為。

雖然 PCB 中的直流 PDN 只應(yīng)輸出直流電，但當(dāng)器件切換狀態(tài)時，它也會表現(xiàn)出瞬態(tài)響應(yīng)，而瞬態(tài)響應(yīng)會影響連接到 PDN 的所有其他器件的功能。設(shè)計人員應(yīng)了解 PDN 可能出現(xiàn)的瞬態(tài)電流變化，以便找到維持 PCB 電源穩(wěn)定輸出的方法。事實(shí)證明，設(shè)計人員可以通過一些簡單的設(shè)計選擇來確保穩(wěn)定的電源傳輸。

PDN 瞬態(tài)電流的變化對于了解高速 PCB 的信號完整性非常重要。

1

兩種類型的 PCB 瞬態(tài)電流

如今的 PCB 使用的是 CMOS 數(shù)字器件，當(dāng)邏輯緩沖器切換狀態(tài)時，可能會出現(xiàn)兩種類型的瞬態(tài)電流行為?；镜?CMOS 反相器排列方式是使用兩個 MOSFET 連接到一個輸入端，單個 CMOS 反相器會根據(jù)從關(guān)斷到接通或從接通到關(guān)斷的切換情況，表現(xiàn)出兩種類型的瞬態(tài)響應(yīng)。具體如下：

1

接地反彈

這是電流進(jìn)入 PDN 時最常見的瞬態(tài)電壓效應(yīng)。發(fā)生這種情況時，接地參考平面上會出現(xiàn)電壓上升，而 PDN 上的正電壓軌則保持不變。

2

軌道塌陷

這種現(xiàn)象被稱為 PDN 紋波或電源軌紋波，不要將其與整流交流信號輸出端的紋波混淆。當(dāng)瞬態(tài)電流在 PDN 上傳播時，PDN 的阻抗會在正電壓軌上產(chǎn)生電壓波動。

在這兩種情況下，都會導(dǎo)致在正電壓軌和負(fù) (GND) 電壓軌之間測量到的電壓出現(xiàn)波動。只需測量設(shè)備中電源和接地平面之間的電壓（例如使用示波器），就會發(fā)現(xiàn)連接到 PDN 的器件出現(xiàn)電壓波動。在接地引線或電源引線處可能測量到的基本瞬態(tài)效應(yīng)如下所示。

PDN 瞬態(tài)電流變化導(dǎo)致接地反彈和軌道塌陷。

當(dāng)集成電路中的邏輯電路切換狀態(tài)時，上述兩種效應(yīng)都取決于 PDN 瞬態(tài)電流的變化。在實(shí)際的集成電路中，會有許多邏輯電路同時切換，從而產(chǎn)生接地反彈和軌道塌陷的復(fù)雜組合。總體而言，這兩種效應(yīng)結(jié)合在一起會產(chǎn)生復(fù)雜波形，可以在電源軌上測量到。這兩種效應(yīng)的區(qū)別在于電流的流向和電流路徑中存在的寄生元素。

2

軌道塌陷過程

當(dāng)正電壓供電軌上的瞬態(tài)電流進(jìn)入 PDN 時，就會發(fā)生軌道塌陷。可以將 PDN 建模成一個 RLC 網(wǎng)絡(luò)，與任何具有一定電抗的系統(tǒng)一樣，它可以表現(xiàn)出類似于阻尼振蕩的瞬態(tài)響應(yīng)。這種效應(yīng)的整個過程如下：

CMOS 反相器接通并向下游邏輯電路或負(fù)載器件供電。

在開關(guān)過程中，該器件會使尖峰電流輸入電源軌。

電流尖峰是一個寬帶信號，與整個 PDN 中的寄生效應(yīng)發(fā)生相互作用。

電流尖峰通過 PDN 阻抗轉(zhuǎn)化為電壓尖峰，然后以阻尼振蕩的形式放緩。

在步驟 4 中我們可以發(fā)現(xiàn)，較高的 PDN 阻抗會導(dǎo)致電源總線上的電壓波動過大。此時的解決方案是盡可能降低 PDN 阻抗。為此，需要巧妙地選擇去耦電容，并放置相鄰的電源/接地平面，以確保較高的平面間電容。

3

接地反彈過程

當(dāng) CMOS 反相器關(guān)斷，走線/參考平面電容放電時，就會發(fā)生接地反彈。與電流流經(jīng) PDN 正極的情況一樣，流經(jīng)集成電路接地端口的電流也會出現(xiàn)各種寄生效應(yīng)，這些寄生效應(yīng)也會產(chǎn)生無功阻抗。接地反彈產(chǎn)生電壓尖峰的過程如下：

CMOS 反相器的低電壓端接通，存儲在走線/參考平面電容中的電流放電。

該電流流經(jīng)集成電路的接地平面，進(jìn)入集成電路芯片上的連接線。電流從連接線流過集成電路封裝上的引腳，再通過一個過孔回到接地平面。

沿 PDN 出現(xiàn)的電壓尖峰是由于流向接地的電流路徑上的總電感產(chǎn)生了反向電磁場。

然后，該電壓尖峰作為阻尼振蕩降至零。

通過 CMOS 反相器的 PDN 瞬態(tài)電流路徑。

此時，接地反彈主要是由接地引線中的電感造成的。當(dāng)集成電路反復(fù)開關(guān)時，多個接地反彈尖峰結(jié)合在一起，產(chǎn)生能在電源軌上測量到的復(fù)雜強(qiáng)迫振蕩（見下圖）。

由于傳輸?shù)?CMOS 反相器的驅(qū)動信號的上升時間非常快，因而可以測量到電源軌響應(yīng)（藍(lán)色走線）。

為了減少接地反彈，通常的解決方案是在正負(fù)電壓軌之間安裝一個并聯(lián)電容器，以減小流動電流的阻抗。該電容是旁路電容；它可降低由接地引線和 CMOS 反相器低電壓端的電容所形成的等效 LC 網(wǎng)絡(luò)的阻抗。此外還可以遵循其他的 PCB layout 設(shè)計指南來減少接地反彈。

4

使用場求解器對電壓紋波和

瞬態(tài)電流進(jìn)行建模

在上述兩種情況下，有一點(diǎn)需要注意，PDN 實(shí)際上是一個多端口網(wǎng)絡(luò)。電源軌上的電壓不僅會影響開關(guān)器件的直流電源，它還會導(dǎo)致 PDN 上所有器件的直流電源產(chǎn)生一些波動。在仿真中，不同端口的阻抗之間的這種關(guān)系通過 Z 參數(shù)或阻抗參數(shù)進(jìn)行量化。該參數(shù)矩陣定義了 PDN 中某個端口的電壓波動與 PDN 中所有端口的電流之間的對應(yīng)關(guān)系。

利用高級 PCB 設(shè)計工具中的 3D 電磁場求解器，可以提取這些網(wǎng)絡(luò)參數(shù)。如果需要快速提取 Z 參數(shù)，最好使用與您的 layout 工具集成的仿真套件；這樣無需在另外的仿真工具中重新為 PCB 創(chuàng)建新模型，即可輕松查看 PDN 的哪個部分具有高阻抗。

Cadence Allegro X 軟件中集成了 Clarity 3D Solver 工具，這是一款 3D 電磁（EM）仿真軟件工具，用于設(shè)計 PCB、IC 封裝和 IC（SoIC）系統(tǒng)設(shè)計的關(guān)鍵互連。Clarity 3D Solver 采用領(lǐng)先的分布式多重運(yùn)算技術(shù)，能夠提供近乎無限制的求解容量和 10 倍的求解速度，從而高效解決更龐大、復(fù)雜的結(jié)構(gòu)問題。它創(chuàng)建的高精度 S 參數(shù)模型，可用于高速信號完整性 (SI)、電源完整性 (PI)、高頻射頻/微波應(yīng)用和電磁兼容性 (EMC) 分析，甚至在 112Gbps+ 的數(shù)據(jù)傳輸速度上，其仿真結(jié)果與實(shí)際測量也能高度吻合。更可以根據(jù)設(shè)計規(guī)模的大小，有效匹配可用的計算資源，實(shí)現(xiàn)真正的整體 3D 結(jié)構(gòu)設(shè)計。