過去十年來，不同行業(yè)領(lǐng)域的眾多原裝置制造商(OEM)清楚表達(dá)了逐漸摒棄使用特定用途積體電路(ASIC)、反而在更大程度上依靠標(biāo)準(zhǔn)現(xiàn)成元件的意圖。背后的主要原因是這樣可讓他們壓低總成本，并縮減工程資源。然而，現(xiàn)實(shí)中這種情況幾乎沒有發(fā)生，因?yàn)檫^去三四年來，許多這類公司實(shí)質(zhì)上加強(qiáng)了他們的設(shè)計(jì)團(tuán)隊(duì)，在其系統(tǒng)設(shè)計(jì)中繼續(xù)沿用明顯以ASIC為中心的路線，這樣他們可以在競爭日趨激烈的市場維持與其競爭對手最大程度的差異化。然而，ASIC領(lǐng)域正經(jīng)歷大幅變革，OEM必須相對地回應(yīng)此種變革。

在從事ASIC應(yīng)用時(shí)需要考慮多種因素，以確保集成ASIC的系統(tǒng)設(shè)計(jì)盡可能有效，同時(shí)將相關(guān)成本及開發(fā)時(shí)間保持在最低限度，下文將就此點(diǎn)予以討論。

一般而言，任何ASIC應(yīng)用涉及到的關(guān)鍵參數(shù)不外乎性能、功率、晶片尺寸、單位成本、功能、非重復(fù)性工程(NRE)費(fèi)用及上市時(shí)間等問題。設(shè)計(jì)中可以進(jìn)行多種不同的折衷取舍，以強(qiáng)化其中的某個(gè)或多個(gè)參數(shù)。但顯而易見的是，如果客戶希望看到ASIC某方面特性增強(qiáng)，就會(huì)在其他特性方面作出犧牲。例如，在可攜式消費(fèi)類設(shè)計(jì)中，將ASIC功率保持盡可能低被認(rèn)為極有好處，這樣能夠延長終端產(chǎn)品的電池使用時(shí)間。此外，這類設(shè)計(jì)中很可能也要顧及空間限制；如果要充分滿足這兩項(xiàng)需求，那么就必須在其他方面作出一些折衷，如設(shè)計(jì)能夠支持的功能的廣泛程度，或是ASIC的工作速度。

雖然程序邏輯已被用作標(biāo)準(zhǔn)單元技術(shù)的替代技術(shù)，但實(shí)際上，分區(qū)程序邏輯快(FPGA)無法提供ASIC的功能。FPGA擁有對設(shè)計(jì)進(jìn)行修改的彈性，如在開發(fā)過程中修改十，提供早期硬體原型能力、或是使用軟體開發(fā)工具來修改以降低風(fēng)險(xiǎn)，抑或在終端產(chǎn)品需要翻修的較晚階段來修改。但當(dāng)涉及到ASIC才具有的那種最佳化時(shí)，F(xiàn)PGA就無法勝任了。如果工程師的設(shè)計(jì)基于任何FPGA系列，那么他們將會(huì)面臨FPGA系列中不同晶片尺寸、提供的查找表(LUTs)數(shù)量等因素的限制。使用ASIC時(shí)，情況就完全不同了—系統(tǒng)設(shè)計(jì)人員實(shí)際上擁有一塊空白畫布。當(dāng)涉及到電路板空間利用、功率預(yù)算、工作速度等參數(shù)時(shí)，ASIC就有更寬廣的余地了—所有必須作出的決策不過是這些參數(shù)中哪些擁有最高優(yōu)先順序。當(dāng)然，在許多案例中，系統(tǒng)設(shè)計(jì)希望它們同時(shí)都具有最高優(yōu)先順序，這就是為什么磋商諮詢至關(guān)重要。過去，在ASIC設(shè)計(jì)及應(yīng)用期間，系統(tǒng)設(shè)計(jì)人員與其他方面工作人員極少對話溝通。但隨著設(shè)計(jì)的程度更趨復(fù)雜、更嚴(yán)格的時(shí)間及成本約束，再加上涉及到的性能需求，表示這種缺乏對話的方式不再可取。在設(shè)計(jì)最初階段，相關(guān)各方之間就應(yīng)該進(jìn)行詳細(xì)討論；這可能包括制程技術(shù)選擇的討論，因?yàn)橹瞥碳夹g(shù)對ASIC開發(fā)的范疇以及可能應(yīng)用的功能有極大影響。這表示客戶知悉能夠達(dá)到什么的結(jié)果，他們的期望也可以保持受到控制—因而專案可以根據(jù)日程來完成，而且可以避免耗費(fèi)不菲的設(shè)計(jì)返工(re-spin)。

在許多情況下，系統(tǒng)設(shè)計(jì)人員透過使用標(biāo)準(zhǔn)來定義系統(tǒng)互連，處理器子系統(tǒng)及外部介面的方式，因應(yīng)如今影響ASIC應(yīng)用的問題。有些流行的處理器與子系統(tǒng)共用相同的互連匯流排—因而使代碼能從一個(gè)裝置移植到另一個(gè)裝置，相容帶有可驗(yàn)證標(biāo)準(zhǔn)(如PCI Express、乙太網(wǎng)或MIPI)的高速互連介面協(xié)定的智慧財(cái)產(chǎn)產(chǎn)權(quán)(IP)模組使系統(tǒng)設(shè)計(jì)人員能夠利用標(biāo)準(zhǔn)物理介面及控制器模組，且知道一旦ASIC投產(chǎn)后不會(huì)有相容性問題。也有許多高頻寬記憶體介面標(biāo)準(zhǔn)，以及可以在設(shè)計(jì)中充分利用的經(jīng)過矽片驗(yàn)證的介面。這些標(biāo)準(zhǔn)的應(yīng)用推動(dòng)了在ASIC設(shè)計(jì)中復(fù)用經(jīng)過驗(yàn)證的IP模組，因而降低可能在技術(shù)上或財(cái)務(wù)上出現(xiàn)妨礙專案的錯(cuò)誤之風(fēng)險(xiǎn)。在通常情況下，客戶會(huì)過高估他們對于ASIC設(shè)計(jì)的需求；他們會(huì)要求加入高性能處理器內(nèi)核(如ARM Cortex A系列及PowerPC 460)或高速串列介面(如USB 3.0)，實(shí)際上若對規(guī)格的高期望稍稍降低時(shí)，便能發(fā)現(xiàn)不僅是ASIC夠用，同時(shí)還能縮短開發(fā)時(shí)間或降低高昂的NRE費(fèi)用。

當(dāng)今的系統(tǒng)架構(gòu)師及設(shè)計(jì)人員必須作出一些困難的抉擇；傳統(tǒng)想法是他們可以決定自己完成全部的應(yīng)用工作，并管理制造、封裝及測試流程，或是可以另行與小型設(shè)計(jì)公司或代工廠合作，以滿足他們的系統(tǒng)要求。雖然第二種方式表示他們可以省去部分相關(guān)事務(wù)，但在現(xiàn)實(shí)中，系統(tǒng)設(shè)計(jì)人員仍需面臨監(jiān)督設(shè)計(jì)流程、以及封裝和測試的需求，因?yàn)檫@期間任何的差錯(cuò)都可能表示會(huì)浪費(fèi)投資。

對于OEM而言，在使用設(shè)計(jì)公司及代工廠組合、或嘗試使用內(nèi)部工程團(tuán)隊(duì)來承擔(dān)ASIC設(shè)計(jì)工作之外的另一選擇，就是與擁有成熟ASIC業(yè)務(wù)的半導(dǎo)體制造商/供應(yīng)商合作。雖然近年來經(jīng)營此類業(yè)務(wù)的半導(dǎo)體公司數(shù)量越來越有限，但仍有公司提供全面的ASIC應(yīng)用服務(wù)。沿著這條路線，OEM能夠運(yùn)用此制造商/供應(yīng)商采用不同制程來工作的經(jīng)驗(yàn)，這樣可以選擇最適合的系列特定應(yīng)用要求，并知悉什么樣的特別IP模組可以理想的被組合運(yùn)用，從而提升系統(tǒng)總體性能。例如，對于此前的設(shè)計(jì)專案而言，可能已經(jīng)弄清在使用某種制程技術(shù)為ASIC設(shè)計(jì)增加互連功能時(shí)，某些媒體存取控制器(MAC)和實(shí)體層(PHY) IP模組系列非常有效。此外，雖然ASIC擁有比其他可選IC方案更高程度的應(yīng)用安全性，但業(yè)界越來越為仿冒產(chǎn)品感到焦慮。因此，至關(guān)重要的是OEM明瞭這可能會(huì)帶來的商業(yè)影響，這就增強(qiáng)了他們聯(lián)絡(luò)能夠防免此類問題的公司的動(dòng)力。

跟商業(yè)及技術(shù)相關(guān)的種種壓力，已經(jīng)驅(qū)使OEM在進(jìn)行使用ASIC的新系統(tǒng)設(shè)計(jì)時(shí)，大幅變更他們采取的策略。安森美半導(dǎo)體積極因應(yīng)ASIC市場的變化，使用從自有晶圓廠及相關(guān)代工合作夥伴晶圓廠的多種先進(jìn)技術(shù)，為客戶提供ASIC應(yīng)用服務(wù)及半導(dǎo)體制造專業(yè)知識和技術(shù)。安森美半導(dǎo)體還能使客戶接觸到其技術(shù)精進(jìn)的IP專家，這樣系統(tǒng)設(shè)計(jì)人員在處理性能、功率、成本及功能等的折衷時(shí)，便能作出最明智的決策，這表示他們的系統(tǒng)針對意欲執(zhí)行的特別任務(wù)進(jìn)行了充分最佳化。