以下文章來源于CAE工程師筆記 ，作者CAE工程師筆記Tony

隨著基于半導體技術的電子器件和產品在生產和生活中廣泛應用，以集成電路為核心的半導體產業已成為推動國民經濟發展的支柱型產業。為了滿足消費者對電子產品輕薄化、高性能和低功耗的發展需求，半導體集成電路和集成電路封裝技術也朝著高密度集成和系統化發展方向前進。

近年來 5G、AI、Autopilot、HPC 等新興領域的發展，要求電子器件具有更低的信號傳輸延遲和更大的數據吞吐量。此外，隨著集成電路晶體管特征尺度逐步逼近物理極限，進一步提升單顆芯片的集成度面臨技術難度和成本激增的嚴峻問題，先進電子封裝技術被認為是延續摩爾定律的關鍵途徑。

全球半導體行業領域內對于先進封裝技術和傳統封裝技術通過是否有焊線進行區分。傳統封裝通常采用引線框架作集成電路線路互通和支撐連接的載具，典型的傳統封裝形式由雙列直插式封裝（DIP）、小外形封裝（SOP）、小型方塊平面封裝（QFP）等，隨著智能移動終端、物聯網、人工智能和大數據等新興領域的快速擴展，全球封裝市場為適應小型化，高集成的需求在不斷擴容。當前已發展三維集成封裝、晶圓/面板級扇出型封裝等先進封裝技術。越來越多的芯片被集成到一個封裝體中，促使電子封裝向系統級封裝（System In Package）和異構集成（Heterogeneous Integration）方向發展。

系統級封裝（System In Package）基于多種先進封裝互連技術，將多個不同功能模塊集成組裝在一個封裝包內。國際半導體技術路線圖（ITRS 2005）在組裝與封裝中對系統級封裝定義為：

系統級封裝是采用任意組合, 將數個具有不同功能的有源電子器件、可選擇性的無源器件及如機電系統或光學器件等組裝成為具有多種功能的單個標準封裝件，從而形成一個系統或者子系統。

行業內為了實現元器件更小尺寸和封裝密度更高、成本更低的發展目標， 2.5D/3D 封裝技術作為系統封裝的關鍵封裝技術已經成為未來重點發展的方向。2.5D/3D 封裝都是基于此前二維平面封裝 X-Y 平臺的基礎上，通過TSV技術在 Z 方向實現芯片互連或者堆疊。2.5D 封裝是通過 TSV 技術將多個芯片通過硅轉接板互連，多個芯片堆疊在內含有 TSV 的硅轉接板的頂部，因此硅轉接板是芯片和基板之間的橋梁，能夠為系統提供更多的 I/O 帶寬。而3D封裝是將具有 TSV 結構的芯片疊合起來在 Z 向完成互連，將平面組裝發展為具有縱向高度的立體組裝，具有更高的集成度。

芯片異構集成是使用先進封裝技術將來自不同晶圓制造廠商且具有不同晶圓尺寸和特征技術節點或具有不同材料和功能的系列芯片，采用并排或堆疊方式布局到轉接板或封裝基板上組成系統或子系統，從而構成集成度更高、性能更強、功能更多的更高級的系統級封裝技術。

異構集成面向更細節距、更多輸入輸出端口、更高密度和更高性能的應用，可以使整個封裝系統性能得到數量級上的提升。異構集成是在同一個封裝中集成多個芯片，使得這個封裝體具有特定的且更復雜的功能和更小的成形因子，而與將大部分功能集成到一個芯片中的系統級芯片（SoC）有著明顯的不同。

舉例來說，為了進一步提高芯片的處理能力，通常會增加 SoC 的核數，進一步提高晶體管微縮化，這不僅會造成設計研發周期延長和成本劇增，還會使得單顆芯片的面積增加，從而使生產良率降低。

采用異構集成技術進行整合，可以將 SoC 分割成更小的芯片（Chiplet）進行制造，從而可以從同樣大小的晶圓上獲得更多的芯片，使得生產良率提升數倍，并大大降低成本。并且不同功能的芯片有著不同的最優工藝制程，采用相同工藝制程制造不同功能的芯片反而使芯片的性能得不到有效發揮。

異構集成封裝系統中集成了多種不同功能的芯片，為滿足芯片之間及芯片與外部電路的高效交流，必須為之建立低延遲、高帶寬的信號傳輸路徑，這就需要采用包括轉接板、互連焊點、硅通孔（TSV）或模塑通孔（TMV）在內的封裝技術。

2.5D 異構集成封裝技術在橫向縱向技術對比上具有顯著的性能提升、成本可控和效率提高等優勢：

封裝效率高，高集成。同一封裝體內可多芯片組合貼裝，減少封裝體積。

降低系統成本。相比傳統封裝，可以實現多芯片多模塊互連在一個系統里，節省更多系統設計和產出成本。

低功耗，穩定性好，電性能高。相比而言焊點數目減少，封裝體積重量降低，元器件互連路線縮短。

應用更廣泛。可以在光通信系統，傳感器系統以及 MEMS 系統等更多領域。

2.5D 異構集成封裝結構精細且復雜，為保護脆弱的互連焊點，降低互連線路的電容電感，通常采用底部填充膠（Underfill）、環氧模塑料（EMC）、低介電常數材料（Low-k Dielectric）等多種材料構成復合材料體系。因此，封裝結構中存在許多材料界面，由于界面兩側材料結合力較弱且不同材料性質差異較大，主要是熱膨脹系數（CTE）和彈性模量的差異，導致封裝器件在制造、測試和服役過程中界面開裂甚至大范圍剝離。

2.5D 異構集成封裝通常采用跨尺度互連焊點進行多級裝配，從而滿足超高輸入輸出端口數量的需要，處于不同級別的互連焊點經歷回流次數不同且由于應用尺寸的差異，導致這些跨尺度互連焊點力學性能具有較大差異。

例如在三維堆疊的 HBM芯片之間，以及 GPU 與硅轉接板之間的微凸點互連尺寸小于 25 μm，轉接板與封裝基板之間的 C4 焊點尺寸在 100 μm 左右，而封裝基板與 PCB 板之間的 BGA 焊點尺寸可以達到數百微米。互連焊點作為芯片與外部電路連接和交流的重要通道，它是最容易出現可靠性問題的薄弱環節。

同時多層不同材質的結構分布會使得整個封裝結構在熱服役環境過程中由于熱不匹配產生封裝可靠性問題。由于熱膨脹系數之間的差異，在服役過程中，各材質在熱或冷或冷熱交替的環境中產生不同程度的變形，因而在接觸界面之間產生應力集中現象。

下圖案例為在一個溫度循環過程中不同溫度下 2.5D 封裝結構模型的翹曲變形情況。從圖中可以看出，在升溫階段從室溫升至最高溫度125℃ 過程中，結構模型產生向 Z 向正方向的翹曲變形，在 125℃ 時翹曲變形達到正向最大值。而在降溫階段從室溫降至最低溫度 -40℃ 過程中，結果模型產生向 Z 向負方向的翹曲變形，在 -40℃ 時翹曲變形達到負方向最大值。

在溫度循環中由于封裝結構材質熱膨脹系數差異，焊點熱膨脹系數最大，硅材質的芯片和硅轉接板熱膨脹系數最小，結構受熱在 Z 向正方向發生翹曲變形。隨著溫度升高，焊點熱膨脹系數增大，與芯片和硅轉接板差異增大，結構在 Z 向翹曲變形越來越大。

總得來說，2.5D 封裝的核心在于芯片與基板之間的嵌入式硅轉接板，通過轉接板上的 TSV 通孔、再布線層、微凸點等，達成芯片與芯片、芯片與封裝基板間更高密度的互連。再結合異構集成技術將不同的芯片集成到一個封裝體中，在縮短研發上市周期、提升性能、降低功耗和成本等方面具有傳統 SoC 無法比擬的優勢。

然而由于 2.5D 異構集成封裝結構中包含 TSV-Cu/Ta/SiO2/Si 多層界面、硅轉接板/微凸點的 Cu/Sn 界面等多級互連界面，熱膨脹系數及結構尺寸均存在較大差異，極易在熱應力作用下因熱失配產生熱疲勞失效。如何降低封裝結構的局部應力和減小封裝翹曲，從而提高封裝可靠性，就顯得尤為重要了。