此前，2024年5月19-22日，ISCAS 2024（IEEE International Symposium on Circuits and Systems）即IEEE（國際電氣與電子工程師協會）電路與系統國際研討會在新加坡召開。ISCAS 是IEEE電路與系統學會（Circuits and Systems， CAS）下規模最大的旗艦會議。

奇異摩爾模擬設計技術專家王彧博士，作為IEEE chiplet interface circuit 研究工作組 (CIC-SG) 成員，進行了《Design Considerations on Die-to-Die Interconnect in Advanced Package》為主題的技術報告，分享了“先進封裝中的 D2D 通道、D2D 互聯技術趨勢、D2D 互聯關鍵特性、D2D 互連設計流程演變”幾大議題。我們一起來回顧一下：

Chiplet 生態的蓬勃發展，引發了全球產學界的高度關注，也帶來了多種互聯標準同臺交織的局面。目前，全球范圍內，芯粒互聯標準不一而足，如Intel公司分別于2018年、2022年發布的芯粒互連標準AIB，chiplet接口電路標準UCIe；美國ODSA標準組織于2019年發布的BOW，2022年所發布的OpenHBI；我國也在2023年1月完成了T CESA/1248-2023標準的發布。由于不同標準在工作速率、位寬、封裝方式等方面具有較大差別，為用戶選擇帶來了極大困難，也加重了廠商的支持負擔和成本。

為解決全球chiplet標準所存在的物理層不兼容的問題，2023年11月，IEEE標準協會成立了chiplet接口電路標準工作研究小組CIC-SG(Chiplet Interface Circuit Study Group)，奇異摩爾深度參與了《Standard for Chiplet Interface Circuit》標準的制定。

奇異摩爾作為國內互聯技術企業的先行者，致力于從技術、行業標準、產品、產業生態等多維度全面支持、推進互聯行業的良性發展。公司作為全球首批 UCIe Contributor Member，也深度參與了UCIe 1.1標準的制定。

在此基礎上，公司自研的全球首批支持 UCIe V1.1 的 Die2Die IP “Kiwi-Link”即將正式發布，互聯速度高達 32Gbps，延時低至數nS，全面支持UCIe、CXL、Streaming等主流協議，即插即用；同時支持2.x/2.5/3D在內的標準封裝/先進封裝等多種封裝形態，高度符合國產供應鏈需求。

隨著Chiplet、AIGC浪潮中，AI 計算系統中，在片內、片間直至網間的全場景，互聯技術將成為企業贏得AIGC時代挑戰的密鑰。除片間互聯技術Die2Die接口外，片內、片間的互聯技術亦將迎來嚴峻的挑戰。奇異摩爾將繼續發揮自身的互聯技術專長，基于多個國際標準的制定經驗，并結合自身芯粒產品的研發，在“互聯定義計算”的時代中獻出一份綿薄之力。