本文介紹了隧穿晶體管的原理及它的優(yōu)勢(shì)。

我們所處的這個(gè)由永遠(yuǎn)在線的個(gè)人電腦、平板電腦和智能手機(jī)構(gòu)成的世界的誕生，要?dú)w功于一個(gè)了不起的趨勢(shì)：金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）的不斷微型化。MOSFET是大多數(shù)集成電路的基礎(chǔ)構(gòu)件，在過去的半個(gè)世紀(jì)內(nèi)，其體積已經(jīng)縮小到了原來的千分之一，從20世紀(jì)60年代的數(shù)十微米到如今僅數(shù)十納米。隨著一代代MOSFET變得越來越小，基于MOSFET的芯片與以前相比運(yùn)行得更快，也更加省電。 這個(gè)趨勢(shì)帶來了工業(yè)史上持續(xù)時(shí)間最長(zhǎng)、也是最偉大的一系列勝利，使我們獲得了前幾代人所無法想象的器件、容量和便利。但是這一穩(wěn)定的進(jìn)步受到了威脅，而問題的核心就在于量子力學(xué)。 電子有一個(gè)讓人傷腦筋的能力，即可以穿透能壘——這一現(xiàn)象被稱為量子隧穿。隨著芯片制造商在一個(gè)芯片上安裝越來越多的晶體管，晶體管變得越來越小，于是不同晶體管區(qū)域之間的距離就被壓縮了。因此，曾經(jīng)厚度足以阻擋電流的電子屏障現(xiàn)在卻變得非常薄，使得電子能夠從中快速通過。

我們已經(jīng)不再削薄構(gòu)成晶體管的一個(gè)重要部分——柵氧化層。該層通過電子將控制晶體管導(dǎo)通和關(guān)斷的柵極與導(dǎo)電溝道隔開。通過將該氧化層削薄，就可以將更多的電荷導(dǎo)入溝道，加快電流流動(dòng)，使晶體管運(yùn)行速度更快。但是，氧化層厚度不能比1納米小太多，這也是我們今天大概所能達(dá)到的程度。如果超出這個(gè)限度，當(dāng)晶體管處于“關(guān)斷”狀態(tài)時(shí)，會(huì)有過多的電荷在溝道內(nèi)流動(dòng)，而此時(shí)理想的狀態(tài)是沒有任何電荷在流動(dòng)。這只是若干泄漏點(diǎn)之一。 我們無法阻止電子隧穿過這個(gè)薄薄的屏障，但是，我們可以使這一現(xiàn)象為我們所用。在最近的幾年中，一種較新的晶體管設(shè)計(jì)——隧穿場(chǎng)效應(yīng)晶體管（TFET）——加速發(fā)展。與通過提高或降低能壘來控制電流流動(dòng)的MOSFET的工作原理不同，TFET的能壘保持高位。該裝置通過改變能壘一側(cè)的電子在另一側(cè)出現(xiàn)的可能性來控制導(dǎo)通和關(guān)斷。 這個(gè)工作原理與傳統(tǒng)晶體管的工作方式有很大的差別。然而，這也許正是在MOSFET停止發(fā)展之時(shí)我們所需要大力發(fā)展的。它為開發(fā)更快、更密集和更加節(jié)能的電路來將摩爾定律拓展至下一個(gè)十年鋪平了道路。 這不是晶體管第一次改變形態(tài)。最初，基于半導(dǎo)體的計(jì)算機(jī)使用的是由雙極晶體管制造的電路。但就在硅制的MOSFET于1960年問世的幾年之后，工程師們意識(shí)到他們可以制造出兩個(gè)互補(bǔ)的開關(guān)，這樣它們可以共同組成互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）電路。該電路與雙極晶體管邏輯不同，只在導(dǎo)通時(shí)消耗能量。自從第一個(gè)基于CMOS的集成電路在上世紀(jì)70年代早期出現(xiàn)后，MOSFET就開始占據(jù)市場(chǎng)的主導(dǎo)地位。 從許多方面來看，MOSFET都與雙極晶體管沒有太大不同。二者都通過提高或降低能壘來控制電流流動(dòng)——有點(diǎn)像提高或降低河上的水閘。在這個(gè)情況下，“河水”即由兩種載流子構(gòu)成：電子和空穴，后者是一個(gè)帶正電荷的實(shí)體，本質(zhì)上是材料中一個(gè)原子的外層能殼上缺少一個(gè)電子。 對(duì)這些載流子來說，存在兩個(gè)可被允許的能量范圍，或者稱能帶。擁有足夠能量可以在材料中自由流動(dòng)的電子位于導(dǎo)帶。空穴則在低能帶（稱為“價(jià)帶”）流動(dòng)，從一個(gè)原子流向另一個(gè)原子，很大程度上就像，由于附近的汽車不斷開進(jìn)開出，一個(gè)空停車場(chǎng)可能變成一個(gè)停滿車的停車場(chǎng)。 這些能帶都是固定的，但我們可以改變與之相關(guān)的能量，通過添加雜質(zhì)或者摻雜原子的方式使能量變高或者變低，從而改變半導(dǎo)體的傳導(dǎo)性。摻雜了額外電子的n型半導(dǎo)體傳導(dǎo)帶負(fù)電荷的電子；通過摻雜造成電子減少的p型半導(dǎo)體傳導(dǎo)帶正電荷的空穴。 如果我們將這兩種半導(dǎo)體類型結(jié)合到一起，就會(huì)得到一個(gè)錯(cuò)位的能帶，從而創(chuàng)造了一個(gè)介于兩者之間的能壘。為制造一個(gè)MOSFET，我們?cè)趦蓚€(gè)互補(bǔ)類型之間注入一種材料，采用n-p-n或者p-n-p的構(gòu)形。這就在晶體管中間創(chuàng)造出了3個(gè)區(qū)域：源極（電荷由此進(jìn)入組件）、溝道和漏極（電荷出口）。

每個(gè)晶體管的兩個(gè)p-n結(jié)提供了電荷流動(dòng)的電子能壘，而晶體管可以通過向溝道上方的柵極施加電壓來導(dǎo)通。向n溝道的MOSFET施加一個(gè)正電壓可使得溝道吸引更多的電子，因?yàn)樗鼫p少了電子向溝道移動(dòng)所需的能量。向p溝道的MOSFET施加一個(gè)負(fù)電壓可以對(duì)空穴產(chǎn)生相同的效果。 這個(gè)簡(jiǎn)單的降低能壘的方式是半導(dǎo)體電子中應(yīng)用得最為廣泛的電流控制機(jī)制。二極管、激光、雙極晶體管、晶閘管和大部分場(chǎng)效應(yīng)晶體管都利用了這種方式。但是這種方式有一個(gè)物理局限：晶體管需要一定量的電壓才可以被導(dǎo)通或者關(guān)斷。這是因?yàn)殡娮雍涂昭ㄓ捎跓崮艿木壒室恢碧幱谶\(yùn)動(dòng)中，而它們中能量最強(qiáng)的部分會(huì)溢出能壘。在室溫下，如果能壘減少60毫伏，流經(jīng)能壘的電流就會(huì)增加10倍；每個(gè)“十進(jìn)位”的電流變化需要60毫伏的變化。 所有這些電流泄漏都發(fā)生在低于器件的閥值電壓時(shí)。閥值電壓是導(dǎo)通晶體管所需的電壓。器件物理學(xué)家將這一能壘降低區(qū)域稱為亞閥值區(qū)域，而每十進(jìn)位60毫伏的電壓被認(rèn)為是最小亞閥值擺幅。為保持低水平能耗，應(yīng)盡可能降低亞閥值擺幅。這樣器件導(dǎo)通所需的電壓就會(huì)減少，而當(dāng)關(guān)斷時(shí)泄漏的電流就會(huì)減少。 亞閥值擺幅在過去不算是個(gè)大問題，當(dāng)時(shí)芯片運(yùn)行需要的電壓較高。但是現(xiàn)在，亞閥值擺幅開始對(duì)我們降低能耗的努力造成干擾。這部分是由于電路設(shè)計(jì)者希望確保他們的邏輯組件在定義“0”和定義“1”的電流之間有明顯區(qū)別。晶體管通常的設(shè)計(jì)是它們處于導(dǎo)通狀態(tài)時(shí)所載的電流是處于關(guān)斷狀態(tài)時(shí)所泄漏的電流的1萬倍。這就意味著要導(dǎo)通一個(gè)晶體管，需要至少向它施加240毫伏的電壓，即4個(gè)十進(jìn)位的電流，因?yàn)槊渴M(jìn)位需要60毫伏電壓。 在實(shí)踐中，CMOS電路使用的工作電壓通常要高得多，接近1伏。這是因?yàn)镃MOS中最基礎(chǔ)的邏輯電路，即逆變器，采用的是兩個(gè)串聯(lián)晶體管。NAND柵極需要3個(gè)串聯(lián)晶體管，這就意味著其需要比逆變器更高的電壓。如果要進(jìn)行調(diào)整以應(yīng)對(duì)過程的可變性——意味著需要設(shè)置更寬的電壓裕度以應(yīng)對(duì)器件與器件的差異——于是就需要如今所看到的接近1伏的電壓以確保運(yùn)行。 這些對(duì)電壓的需求，加上泄漏的問題，意味著MOSFET微型化正日漸式微，沒有出路。如果我們想要進(jìn)一步降低電壓以減少能量消耗，有兩個(gè)選擇（這兩個(gè)選擇都沒有什么吸引力）：我們可以降低通過器件的電流，這會(huì)降低啟動(dòng)速度，從而犧牲了性能；或者，可以保持電流的高水平，同時(shí)在關(guān)斷的時(shí)候允許更多電流向器件外泄漏。 這就是可以利用TFET之處。與在MOSFET中提高或降低源極和漏極之間的物理能壘不同，在TFET中我們采用柵極來控制能壘的實(shí)際電厚度，從而控制電子通過能壘的可能性。 這個(gè)做法的奧妙還是在于p-n結(jié)——但進(jìn)行了一些扭轉(zhuǎn)。在一個(gè)TFET中，半導(dǎo)體材料被安置在p-i-n和n-i-p的構(gòu)形中。其中“i”代表“固有”，意味著溝道擁有和空穴一樣多的電子。固有狀態(tài)與一個(gè)半導(dǎo)體所擁有的最大電阻率相對(duì)應(yīng)。它同時(shí)提高與溝道內(nèi)的能帶相關(guān)的能量，形成一個(gè)源極內(nèi)的電荷載子不太可能穿過的厚能壘。 電子和空穴都遵守量子力學(xué)定律，這意味著它們的大小是模糊不定的。當(dāng)能壘的厚度不到10納米時(shí)，一開始在能壘一側(cè)的電子就不太可能（但并非完全不可能）出現(xiàn)在另一側(cè)。 在TFET中，我們通過在晶體管柵極上施加電壓的方式來提高這種可能性。這使得源極內(nèi)的導(dǎo)帶和溝道內(nèi)的價(jià)帶重疊，開啟了一個(gè)隧穿窗口。要注意的是，在一個(gè)TFET中，電子在移動(dòng)至溝道時(shí)在導(dǎo)帶和價(jià)帶之間隧穿。這與MOSFET中發(fā)生的情況形成鮮明對(duì)比。在一個(gè)MOSFET中，電子或者空穴主要是在一個(gè)帶或者另一個(gè)帶中穿行，一路從源極穿過溝道，最后到達(dá)漏極。 由于隧穿機(jī)制不是由能壘上的載流子流動(dòng)所控制的，啟動(dòng)TFET所要求的電壓擺幅可以比MOSFET小很多。只需施加足夠制造或移動(dòng)一個(gè)使導(dǎo)帶和價(jià)帶交叉或不交叉的重疊的電壓足矣。（見插圖“關(guān)斷和導(dǎo)通”。）