EasyGo Vs Addon是一款領先的FPGA仿真工具包軟件，它強大地連接了VeriStand軟件與Matlab/Simulink，為實時測試和驗證領域帶來了前所未有的便利和效率，特別適用于汽車、航空航天和能源電力等實時測試和驗證至關重要的行業。

本篇內容主要介紹基于EasyGo Vs 工具包和Nl veristand軟件進行的永磁同步電機（PMSM）實時仿真。

PMSM實時仿真

▍永磁同步電機模型

采用轉速電流雙閉環控制，通過控制算法得出橋臂的參考波。

電機模塊參數：設定電機的轉速為450。

運行模型，觀測電機的三相電流，定子dg電流，以及算法得出的dq電流。

如視頻中所示，我們可以觀測到，轉子轉速為150，極對數為3，則實際轉速為450，與設定值一致。

▍控制器模型

控制部分與離線一致，在CPU中只進行占空比信號的生成。將CPU中得出的占空比信號傳輸到FPGA板卡生成PWM信號，FPGA板卡中通過FPGACoder進行無需編譯的PWM生成。

電機模塊為Easygo Machine庫中的模塊。在頂層中，有Ul Control和Scope兩個與上位機交互的模塊。

▍永磁同步電機實時仿真

打開NI VeriStand軟件，新建一個項目，命名為永磁同步電機。

打開Configue控制界面，在列表中選擇Custom Device，新建一個EasyGo Vs項目，載入永磁同步電機FPGA模型。

調節板卡序號和參數，點擊Simulation Models添加CPU模型。選擇由CPU控制模型編譯得到的.so文件，載入后會顯示模型中的各通道信號。

點擊列表中的Controller 進行系統配置。將Windows改為Linux_x64，設置設備的IP地址，將與上位機的交互刷新率調整為10k。

點擊Configure Mappings，選擇FPGA模型和CPU模型中需要配對的信號。

首先將CPU模型的6路占空比輸出信號與FPGA的輸入信號配對；然后將FPGA的工況信號，與CPU的輸入信號配對。點擊System Mappings可查看配對情況，保存系統配置。

回到主界面可看到兩個系統的閉環，切換到UI界面，添加輸入控件和觀測控件。將控件與觀測信號配對，調節波形觀測控件的刷新率，運行模型。

待模型運行成功后，修改轉速設定值為300。可以看到在控制啟動后，轉速很快到達控制目標。

調整電機轉矩到10。調整轉速設定值，系統能迅速跟隨變化；調整電機轉矩，電磁轉矩也能迅速跟隨。