導讀

網(wǎng)卡的正常運作對于系統(tǒng)網(wǎng)絡功能的實現(xiàn)至關(guān)重要。本文深入剖析因復位時間不足致網(wǎng)卡故障情形，解讀不同網(wǎng)卡芯片復位要求及電路設計、驅(qū)動配合要點，為工程師提供網(wǎng)卡設計調(diào)試參考，助力保障網(wǎng)絡系統(tǒng)穩(wěn)定。

ZLG致遠電子自從設計ARM核心板以來，服務了大量客戶，其中有很大一部分工作是為客戶調(diào)試網(wǎng)卡電路和驅(qū)動。既有電路設計的問題，也有驅(qū)動軟件的問題，還有系統(tǒng)網(wǎng)絡配置的問題。有時候解決一個問題，并不是單純硬件或者驅(qū)動就能解決，需要多方面配合。就單看硬件方面，除了原理圖設計，還有PCB布線問題。下面給出幾個實際案例，從硬件設計、PCB布線以及驅(qū)動配合等方面進行闡述：

PHY復位時間不夠引起網(wǎng)卡工作不正常；

MDIO源端沒串22Ω終端電阻，信號反射導致網(wǎng)卡工作不正常；

PCB走線沒做好等長設計，引起網(wǎng)卡工作異常。

?復位時間不夠?qū)е戮W(wǎng)卡工作異常

有一個客戶選用致遠電子的核心板設計新產(chǎn)品，搭配了自己常用的以太網(wǎng)PHY芯片LAN8720，但是工作不正常，找到我們協(xié)助進行調(diào)試。經(jīng)了解，客戶原先網(wǎng)卡的復位是CPU控制，而在新設計中，參考了我司的開發(fā)板，改成了RC延時復位。但客戶在設計時并未注意網(wǎng)卡芯片的復位時間要求。1. 詳情分析

LAN8720要求復位時間不得小于100us（參考圖1），而參考板使用的DP83848要求的復位時間是1us（參考圖2），所以采用的RC延時參數(shù)很小。在LAN8720電路上照搬了DP83848的參數(shù)，復位時間遠不滿足器件要求，所以網(wǎng)卡不能正常工作。

圖1 LAN8720復位時間要求

圖2 DP83848的復位時間要求

圖3是客戶所使用的網(wǎng)卡電路。

圖3 客戶使用的LAN7820電路圖

從電路圖可以看到，RC復位電路，R=10KΩ，C=12pF，充電時間t = RC：(10^6*12*10^-12)= 12*10^-6 = 12us。

復位時間T = K*R1*C1（K等于3~5），乘以K常數(shù)，復位時間也不到100us，無法滿足LAN8720的復位時間要求。

務必嚴格按照網(wǎng)卡芯片要求的復位時間來設計復位電路，確保網(wǎng)卡芯片能正常復位。

2. 常見網(wǎng)卡復位時間

不同網(wǎng)卡芯片對復位時間的要求差異非常大，從微秒到毫秒都有，下面匯總一些常見網(wǎng)卡復位時間要求。

LAN8720：100us起，參考圖4。

圖4 LAN8720的復位時序和時間參數(shù)

• DP83848：1us起，參考圖5。

圖5 DP83848復位時序和時間參數(shù)

裕泰微TY8512/YT8531，10ms起，參考圖6。

圖6 YT8512和YT8531的復位時間要求

ICPlus：IP101G，10ms起，參考圖7。

圖7 IP101G的復位時間和時序

綜上所述，在一般設計中，建議采用主控芯片的GPIO來控制PHY芯片的復位，并在靠近PHY芯片的附近并聯(lián)RC電路，增強穩(wěn)定性；對于主控芯片IO資源緊張，可以采用RC延時復位，但務必計算好需要的復位時間，并預留充足的裕量。

另外滿足了這個手冊要求的復位時間也不一定就能夠正常工作。設計中如果采用MAC給PHY提供參考時鐘的工作方式，由于主控的參考時鐘默認可能是輸入模式，需要加載驅(qū)動后將軟件配置為輸出模式，所以還要保證復位釋放前，以太網(wǎng)驅(qū)動已經(jīng)加載完畢，設計RC復位參數(shù)時需要將這些時間都計算在內(nèi)。

其實不僅僅是網(wǎng)卡芯片，其它帶復位引腳的芯片，在設計電路的時候都需要考慮芯片的復位時間要求，以設計滿足條件的電路，確保其能正常工作。