XQR5VFX130-1CN1752V概述：

高性能空間級Virtex?-5QV FPGA將無與倫比的密度、性能和抗輻射能力與可重新配置的靈活性結(jié)合在一起，而無需承擔(dān) ASIC 的高風(fēng)險(xiǎn)。

豐富的系列級塊：可滿足各種高級邏輯設(shè)計(jì)和許多專用系統(tǒng)級塊的需求。包括功能強(qiáng)大的36 Kb塊RAM和FIFO（先進(jìn)先出隊(duì)列）、第二代25x18DSP片、以及內(nèi)置數(shù)字控制阻抗的SelectIO?技術(shù)。

高級時鐘管理：集成數(shù)字時鐘管理器 (DCM)、鎖相環(huán) (PLL) 時鐘發(fā)生器和高級配置選項(xiàng)。

連接選項(xiàng)：兼容 PCI Express? 的集成端點(diǎn)塊和三模以太網(wǎng)媒體訪問控制器 (MAC)。這些功能使高級邏輯設(shè)計(jì)人員能夠在其基于FPGA的系統(tǒng)中構(gòu)建高級別的連接性和性能。

關(guān)于XQR5VFX130-1CN1752V特性：

封裝：BGA

嵌入式內(nèi)存：10728 kbit

分布式RAM：1580 kbit

蕞大工作頻率：450 MHz

蕞小工作溫度：-55°C

蕞大工作溫度：+125°C

數(shù)據(jù)速率：4.25 Gb/s

工作電源電壓：1V

自適應(yīng)邏輯模塊 - ALM：20480 ALM

產(chǎn)品種類：FPGA - 現(xiàn)場可編程門陣列

輸入/輸出端數(shù)量：836 I/O

邏輯元件數(shù)量?：131072 LE（邏輯單元）?

邏輯數(shù)組塊數(shù)量——LAB：10240 LAB

收發(fā)器數(shù)量：18 Transceiver

安裝風(fēng)格：SMD/SMT（表面貼裝技術(shù)）

關(guān)于現(xiàn)場可編程邏輯器件概述：

現(xiàn)場可編程邏輯器件（Field - Programmable Logic Device， FPLD）是一種可以由用戶在現(xiàn)場對其進(jìn)行編程，以實(shí)現(xiàn)特定邏輯功能的數(shù)字集成電路。

一、主要類型

簡單可編程邏輯器件（SPLD）

包括可編程只讀存儲器（PROM）、可編程邏輯陣列（PLA）、可編程陣列邏輯（PAL）等。

例如，PROM 主要用于存儲固定的數(shù)據(jù)或程序，它的基本原理是通過在芯片制造過程中設(shè)置熔絲來存儲二進(jìn)制信息。當(dāng)熔絲熔斷或未熔斷時，代表不同的二進(jìn)制值，從而實(shí)現(xiàn)數(shù)據(jù)存儲功能。PAL 在結(jié)構(gòu)上比 PROM 更靈活，它的與陣列是可編程的，而或陣列是固定的，這種結(jié)構(gòu)使得它在實(shí)現(xiàn)組合邏輯電路時更加方便。

復(fù)雜可編程邏輯器件（CPLD）

CPLD 是在 SPLD 的基礎(chǔ)上發(fā)展起來的，它的內(nèi)部結(jié)構(gòu)比較復(fù)雜，通常包含多個邏輯陣列塊（LAB），每個 LAB 又包含多個宏單元。

例如，Altera 公司的 MAX 系列 CPLD，它的 LAB 之間通過可編程互聯(lián)陣列（PIA）相互連接。這種結(jié)構(gòu)使得 CPLD 可以實(shí)現(xiàn)更復(fù)雜的邏輯功能，如計(jì)數(shù)器、狀態(tài)機(jī)等。而且 CPLD 的編程方式相對靈活，可以通過下載電纜在系統(tǒng)編程（ISP），方便用戶對設(shè)計(jì)進(jìn)行修改。

現(xiàn)場可編程門陣列（FPGA）

FPGA 是目前應(yīng)用非常廣泛的一種可編程邏輯器件，它主要由可編程邏輯單元（CLB）、輸入 / 輸出單元（IOB）和可編程互連資源（IR）組成。

例如，Xilinx 公司的 Virtex 系列 FPGA，其 CLB 包含了查找表（LUT）和寄存器等基本邏輯單元。LUT 本質(zhì)上是一個可以實(shí)現(xiàn)任意組合邏輯函數(shù)的存儲器，通過對其內(nèi)容的編程，可以實(shí)現(xiàn)不同的邏輯功能。FPGA 的靈活性更高，能夠?qū)崿F(xiàn)非常復(fù)雜的數(shù)字系統(tǒng)，如高速數(shù)據(jù)采集系統(tǒng)、圖像處理系統(tǒng)等。

審核編輯 黃宇