在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

CMOS邏輯IC應用中的噪聲問題和解決對策

東芝半導體 ? 來源:東芝半導體 ? 2025-01-13 10:30 ? 次閱讀

前面兩期的芝識課堂,我們介紹了大量關于CMOS邏輯IC應用的一些細節事項,本期課堂讓我們進入實際的應用案例,解決電路設計中的噪聲問題。

開關噪聲類型

使用CMOS邏輯IC時,應注意開關噪聲。主要噪聲類型包括:開關噪聲(過沖、欠沖、接地反彈)、信號反射串擾噪聲。這些噪聲是由輸出轉換速率(di/dt或dv/dt)和輸出走線引起的。除此之外,還應注意在多種組合條件下產生的電磁干擾(EMI)噪聲和附近電子設備發出的電磁敏感性(EMS)噪聲。

4f0c3ffe-cf37-11ef-9310-92fbcf53809c.png

降低開關噪聲的問題

CMOS邏輯IC中的MOSFET在對內部和外部負載電容進行充放電的同時進行開關轉換。開關過程中的走線阻抗可以看作是一個LCR電路。由于開關電流(i)流過電感(L),所以在CMOS邏輯IC的VCC和GND線上出現峰值電壓(=L(di/dt))。這種噪聲便稱為開關噪聲。多個同步開關輸出會消耗較大的充電/放電電流,因此會產生較大的開關噪聲(稱為同步開關噪聲)。

降低開關噪聲的對策

(1)分別增加和減小VCC和GND線的寬度和長度,以減小它們的電感。

(2)將旁路電容器放置在CMOS邏輯IC的VCC和GND引腳之間并盡可能使其靠近。

4f26bcc6-cf37-11ef-9310-92fbcf53809c.png

(3)注意時鐘和重置信號。未使用的門輸入端(如驅動器)應連接到VCC或GND。將一個低通濾波器連接到使用的門輸出端,以消除噪聲。

(4)選擇低噪聲IC。

(5)在使用的門輸出端添加一個阻尼電阻器。但必須檢查輸出波形以調整阻尼電阻器的值。

4f3a2586-cf37-11ef-9310-92fbcf53809c.png

東芝為CMOS IC提供內部阻尼電阻器,這不僅有助于降低開關噪聲,而且有助于減少零件數量。

4f44f51a-cf37-11ef-9310-92fbcf53809c.png

信號反射的問題

對于高速CMOS邏輯IC,反射會導致信號延遲、振鈴、過沖和欠沖增加。

傳輸線路反射:典型走線的特性阻抗(*1)為50至150 Ω。但是高速CMOS邏輯IC的I/O阻抗與典型走線的特性阻抗不同。這種阻抗的不匹配將導致一部分發射信號被反射到傳輸線路的發送端和接收端。

信號反射不影響緩慢上升的輸出,因其上升周期與反射信號的上升周期重疊。當反射信號上升后返回到輸出時,即當下列等式成立時,信號反射才會導致問題:

tr<2T

tr:輸出信號上升時間

T:從傳輸線路的發送端到接收端的傳輸延遲時間

假設輸出上升時間為3 ns,沿傳輸線路的傳輸延遲時間為5 ns/m。當傳輸線路為30 cm或更長時,信號反射會產生顯著影響。

*1特性阻抗

特性阻抗是傳輸線路(如電路板跡線、同軸電纜)的特性之一。

傳輸線路特性阻抗的一般表達式是Z_0=√(L/C),其中L是單位長度的電感,C是單位長度的電容。特性阻抗的單位為歐姆(Ω)。當50 Ω的終端電阻器連接到特性阻抗為50Ω的傳輸線路末端時,連接點處不會發生信號反射。

如果特性阻抗與電阻值不匹配,則在連接點處會發生信號反射。

減少信號反射的對策

(1)提高電路板組裝密度,減少電路板走線的長度,以減小其電感和電容。但是在這種情況下,需要注意相鄰軌跡之間的串擾。

(2)不要使用輸出電流高于必要值的IC。

(3)提供電氣終端,以便CMOS邏輯IC的I/O阻抗與傳輸線路的特性阻抗匹配。

4f59703a-cf37-11ef-9310-92fbcf53809c.png

(4)當一個CMOS邏輯IC的輸出驅動多個CMOS邏輯IC時,輸出走線應在靠近被驅動IC的位置呈扇形展開。

4f82d024-cf37-11ef-9310-92fbcf53809c.png

串擾的問題

串擾噪聲是由并行延伸的兩條相鄰傳輸線路(分別稱為干擾線路和受干擾線路)之間的電容或電感耦合引起的。關于串擾,應注意快速上升或下降的信號。當此類信號通過傳輸線路時,串擾噪聲將在相鄰的線路(受干擾線路)中產生并且在與干擾信號相同的方向和與干擾信號相反的方向上同時傳播。由于串擾傳播的速度與干擾信號的速度相等,因此在與干擾信號相同方向上傳播的串擾噪聲(稱為遠端串擾)將顯示為脈沖狀噪聲。

另一方面,當干擾信號沿線路傳播時,沿相反方向傳播的串擾噪聲(稱為近端串擾)保持恒定水平。串擾噪聲也沿著干擾線路傳播,然后返回到受干擾線路。

串擾應對措施

(1)在并行走線之間添加接地走線。(或者使用多層電路板,其中低阻抗層(如VCC或GND層)位于信號層之間。)

(2)減少并行運行的走線長度。

(3)如果是多層電路板,在相互正交的交替層上走線。

4f9467d0-cf37-11ef-9310-92fbcf53809c.png

(4)增加走線之間的間距。

下圖展示了沿30 cm走線傳播的典型串擾噪聲水平。這個例子顯示的是近端串擾。如果受干擾走線的近端是接收端,則很容易受到串擾影響。

4fa661ba-cf37-11ef-9310-92fbcf53809c.png

本篇文章,我們針對CMOS邏輯IC應用中的噪聲問題做了講解,并分享了不同噪聲的應對之策。在下期文章中,我們還將繼續介紹電路設計中可能出現的其他困擾及相關對策,大家不要錯過哦!

關于東芝電子元件及存儲裝置株式會社

東芝電子元件及存儲裝置株式會社是先進的半導體和存儲解決方案的領先供應商,公司累積了半個多世紀的經驗和創新,為客戶和合作伙伴提供分立半導體、系統LSI和HDD領域的杰出解決方案。

東芝電子元件及存儲裝置株式會社十分注重與客戶的密切協作,旨在促進價值共創,共同開拓新市場,期待為世界各地的人們建設更美好的未來并做出貢獻。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • CMOS
    +關注

    關注

    58

    文章

    5726

    瀏覽量

    235739
  • 開關噪聲
    +關注

    關注

    0

    文章

    19

    瀏覽量

    11272
  • 邏輯IC
    +關注

    關注

    0

    文章

    26

    瀏覽量

    6483

原文標題:芝識課堂【CMOS邏輯IC的使用注意事項】—深入電子設計,需要這份指南(三)

文章出處:【微信號:toshiba_semicon,微信公眾號:東芝半導體】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    CMOS邏輯IC的使用注意事項

    當今的電子設計領域,CMOS邏輯IC因其低功耗、高集成度和良好的噪聲抑制能力而得到廣泛應用。然而,要充分發揮CMOS
    的頭像 發表于 12-09 15:47 ?519次閱讀
    <b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>的使用注意事項

    如何優化CMOS邏輯IC的性能

    在上期的芝識課堂,我們介紹了一部分CMOS邏輯IC設計的常見問題以及處理辦法。本期課堂將繼續探討如何優化CMOS
    的頭像 發表于 12-24 18:12 ?672次閱讀
    如何優化<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>的性能

    開關電源噪聲對策的步驟

    對策步驟之前,先來了解一下從產品的設計/開發到量產的過程,應該在哪些階段采取噪聲對策。右圖是相對于設計/開發、評估、量產的時間軸,采取噪聲
    發表于 11-27 16:42

    開關電源噪聲對策的詳細解說

    上一篇文章中介紹了噪聲對策的四個步驟。本文將對步驟4“增加濾波器等降噪部件”進行詳細解說。開關電源噪聲對策的基礎知識此前對“差模(常模)噪聲
    發表于 03-18 00:05

    開關電源噪聲對策的步驟

    對策步驟之前,先來了解一下從產品的設計/開發到量產的過程,應該在哪些階段采取噪聲對策。右圖是相對于設計/開發、評估、量產的時間軸,采取噪聲
    發表于 03-19 06:20

    開關電源噪聲對策的幾個步驟

    對策步驟之前,先來了解一下從產品的設計/開發到量產的過程,應該在哪些階段采取噪聲對策。右圖是相對于設計/開發、評估、量產的時間軸,采取噪聲
    發表于 09-15 06:30

    電路設計EMI對策及輸出噪聲對策

    本項就電路上的噪聲對策進行說明。開關電源的設計時,必須進行噪聲的評估和對策。首先略為重溫與噪聲相關的術語。?EMI(Electro Magn
    發表于 10-30 07:00

    CMOS邏輯IC基礎知識:系統認識CMOS邏輯IC

    ——邏輯IC。當然,除了用于電機控制應用外,邏輯IC是絕大部分電子系統必不可少的半導體器件。東芝作為
    的頭像 發表于 01-10 09:12 ?1883次閱讀

    開關電源噪聲對策的步驟

    從本文開始進入新篇章“噪聲對策”。這里所說的“噪聲對策”是指針對“開關電源”噪聲對策。不過基礎
    的頭像 發表于 02-15 16:12 ?828次閱讀
    開關電源<b class='flag-5'>噪聲</b><b class='flag-5'>對策</b>的步驟

    噪聲對策-開關電源噪聲對策的基礎知識

    上一篇文章中介紹了噪聲對策的四個步驟。本文將對步驟4“增加濾波器等降噪部件”進行詳細解說。開關電源噪聲對策的基礎知識,此前對“差模(常模)噪聲
    的頭像 發表于 02-15 16:12 ?763次閱讀
    <b class='flag-5'>噪聲</b><b class='flag-5'>對策</b>-開關電源<b class='flag-5'>噪聲</b><b class='flag-5'>對策</b>的基礎知識

    一起了解CMOS邏輯IC的基本操作

    使用互補的p溝道和n溝道MOSFET組合的電路稱為CMOS(互補MOS)。CMOS邏輯IC以各種方式組合MOSFET來實現邏輯功能。
    的頭像 發表于 02-21 09:08 ?1078次閱讀

    CMOS邏輯IC的基本操作流程

    在上期的芝識課堂,我們和大家簡單認識了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發表于 02-21 09:08 ?887次閱讀

    CMOS邏輯IC基礎知識】——受歡迎的CMOS邏輯IC

    在上期的芝識課堂,我們和大家簡單認識了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發表于 03-13 09:01 ?960次閱讀
    【<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>基礎知識】——受歡迎的<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>

    CMOS邏輯IC基礎知識:解密組合邏輯背后的強大用途(上)

    在前面的芝識課堂,我們跟大家簡單介紹了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發表于 05-05 09:17 ?684次閱讀
    <b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>基礎知識:解密組合<b class='flag-5'>邏輯</b>背后的強大用途(上)

    CMOS邏輯IC基礎知識】—解密組合邏輯背后的強大用途!(上)

    在前面的芝識課堂,我們跟大家簡單介紹了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發表于 05-08 10:40 ?1052次閱讀
    【<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>基礎知識】—解密組合<b class='flag-5'>邏輯</b>背后的強大用途!(上)
    主站蜘蛛池模板: 色偷偷网址| 爱射综合| 日本人zzzwww| 特级片在线观看| 色视频一区| 亚洲久优优色优在线播放| 97se亚洲综合| 美国人与性xxxxxxx| 亚洲天堂视频在线播放| 五月激情丁香网| 久久天天躁夜夜躁狠狠躁2020| 奇米影视777狠狠狠888不卡| 夜夜操天天操| 天天干天| 国产手机看片| 久操资源在线| 99精品福利| 欧美高清a| 五月天婷婷一区二区三区久久| 怡红院日本| www.一区二区三区| 午夜女上男下xx00xx00动态| 尤物黄色| 99久久成人国产精品免费| 亚洲免费视频观看| 日本不卡免费新一区二区三区 | 午夜免费视频观看| 在线播放免费| www.av网| www.日本黄色| 日日操天天操夜夜操| 2021久久精品99精品久久| 亚洲hh| 男女交性视频免费| 免费的黄视频| 四虎在线视频| 黄 色 片 在 线 看| 午夜剧场官网| 日韩 ed2k| 5566在线观看| 狠狠色噜噜狠狠狠狠五月婷|