文章來源：學習那些事

原文作者：趙先生

本文簡單介紹了MOS管特征頻率與過驅動電壓的概念以及二者的關系。

跨導效率的定義

針對放大器的設計，在滿足特定的增益與帶寬要求時，追求低功耗是至關重要的。從晶體管的微小信號模型參數來看，理想狀態是晶體管在提供所需跨導gm（跨導與本征增益及帶寬呈正相關）的同時，保持較低的電流消耗ID（與功耗直接相關）。基于此，我們引入了晶體管的跨導效能概念，它定義為晶體管跨導gm與電流ID的比率。結合如下長溝道模型的公式:

我們可以進一步推導出:

通過該式可以看出晶體管的跨導性能主要依賴于其過驅動電壓VOV的大小。如果要增強晶體管的跨導性能，理論上應嘗試減小其過驅動電壓VOV。但是長溝道模型并不精確，特別是在VOV較低的情況下，上式不成立。在實際電路設計實踐中，不能單純通過降低VOV來無限制地提高跨導性能，因為還需要兼顧晶體管的其他關鍵參數，例如特征頻率。因此，跨導性能的優化應在確保晶體管綜合性能合理的范圍內進行。

特征頻率的定義

除了追求高效的跨導效率，放大器的高帶寬特性同樣重要，這要求晶體管的本征電容C保持在較低水平。為此，我們設定了一個新的性能指標：晶體管跨導gm與電容Cgs的比值，該比值以弧度每秒（rad/s）為單位，稱為特征角頻率ωT。為了更直觀地理解，我們也可以將其轉換為赫茲（Hz）作為單位，即特征頻率fT。據以下兩個式子

我們可以得到特征角頻率的具體表達式為

與跨導效率相似，在特定工藝條件下，固定長度的晶體管其特征頻率也主要由過驅動電壓VOV來決定。為了獲得既低功耗又高速的優異性能，我們期望這兩個參數都能盡可能大。然而，根據計算結果，它們隨VOV的變化趨勢卻是相反的，如下圖所示。具體而言，當VOV較低時，晶體管的gm/ID比值較高，意味著功耗較低、能效較高，但此時gm/Cgs比值較小，意味著電容較大、帶寬較窄、速度較慢。相反，當VOV較高時，雖然電路的速度快，但能效降低、功耗增加。這凸顯了電路設計中一個固有的矛盾，即在能量效率與速度之間需要進行折中（trade-off）。這種特性不僅限于模擬電路，在數字電路中同樣存在。例如，數字電路中的“近閾值計算”技術，就是通過減小晶體管的過驅動電壓來提高能效，但這同時也會降低電路的運行速度。

晶體管性能指標隨過驅動電壓的變化趨勢

為了全面評估這兩個參數的綜合影響，我們可以將它們相乘，可得

觀察上式可以發現，兩個參數的乘積主要取決于遷移率μ以及晶體管的溝道長度L，這是兩個僅與器件本身特性相關的因素，而與過驅動電壓VOV無關。因此，為了進一步提升晶體管的綜合性能，我們希望遷移率μ盡可能高，同時晶體管的溝道長度L盡可能短。

遷移率的高低在很大程度上受到制作器件所選材料的影響。半導體工藝中廣泛應用了各種具有高遷移率的材料，如砷化鎵（GaAs）、磷化銦（InP）等III-V族化合物，以顯著提升器件性能。相比之下，薄膜晶體管、有機化合物晶體管等由于遷移率較低，其應用范圍相對有限。而晶體管的溝道長度則由集成電路的工藝水平決定。隨著工藝的不斷發展，晶體管溝道的最小長度逐漸減小，從而推動了晶體管整體性能的提升。這使得我們可以在保持相同能量效率的同時提高電路速度，或者在保持相同速度的同時降低電路功耗，這就是工藝進步所帶來的顯著優勢。當然，工藝進步對模擬電路設計的影響相當復雜，并非總是像對數字電路那樣帶來直接的好處。隨著學習的深入，我們將會發現工藝進步也會給模擬電路設計帶來不少挑戰。

提到工藝的進步，就不得不說起“摩爾定律”。英特爾的創始人之一戈登·摩爾曾預言，晶體管溝道的最小長度大約每4年就會減半。在過去的幾十年里，集成電路產業一直沿著這一預測的速度發展。1970年，集成電路工藝的特征尺寸為10微米，而到了2017年，這一數字已經縮小到10納米，與摩爾定律的預測基本相符,不過如今我們正逐步進入超摩爾時代。關于工藝進步的內容這里就不再過多贅述。

特征頻率是衡量電路速度的一個關鍵指標，從器件物理學的角度來看，它是晶體管的一個核心參數。考慮圖示的電路，其中省略了偏置電路部分。

晶體管特征頻率的測試電路示意圖

將晶體管視為電流放大器，我們可以根據小信號模型推導出電流增益的表達式,即

隨著頻率的升高，電流增益會逐漸降低。當電流增益的幅度降至1時，晶體管將失去電流放大的功能，此時的頻率即為特征頻率。從這個角度出發，我們也可以推導出晶體管特征角頻率的表達式。

特征頻率與過驅動電壓的關系

晶體管特征頻率fT（fT=gm/2πCgs）隨過驅動電壓VOV的變化趨勢如下圖中的實線所示，而虛線則是基于長溝道模型的分析預測。

晶體管特征頻率掃描曲線

長溝道模型的預測結果與仿真結果之間存在顯著差異。在亞閾值區，長溝道模型認為晶體管處于截止狀態，跨導為0，因此特征頻率也為0。然而，實際上晶體管在亞閾值區仍然具有一定的跨導和電流，所以實際的特征頻率fT并不為0，只是數值相對較低。值得注意的是，在40nm工藝下，即使VOV<0，fT仍然可以超過100GHz。對于許多對電路工作速度要求不高，但對功耗要求嚴格的應用場景，將晶體管偏置在亞閾值區工作是一個合適的選擇。例如，在生物電信號（如EEG或ECG）采集電路中，由于信號頻率僅在kHz量級，即使晶體管工作在亞閾值區也能滿足速度要求，并且可以獲得較高的跨導效率gm/ID，從而節省功耗。在中等反型區，預測曲線和仿真曲線的斜率都與VOV成正比，但數值上仍有明顯差異。而在強反型區，仿真曲線出現明顯的彎曲，fT呈現出飽和趨勢，這是由于短溝道效應導致的下降所致。

總體來看的話，盡管長溝道模型對特征頻率的預測曲線與仿真曲線存在較大差異，但兩者的變化趨勢是一致的（均隨VOV增大而增大），這為電路設計中的參數調整提供了一定的指導方向。

上文中提到，根據長溝道模型的預測，特征頻率與跨導效率的乘積是一個與過驅動電壓VOV無關的常數，僅取決于器件本身的特性。而實際器件的仿真結果如下圖所示。

晶體管特征頻率與跨導效率乘積的仿真曲線

在VOV較小時，仿真得到的跨導效率趨于飽和狀態；而在VOV較大時，特征頻率則趨于飽和。因此，在這兩個區域內，跨導效率與特征頻率的乘積曲線都會偏低。然而，在過驅動電壓約為100mV的中等反型區，仿真曲線相對平穩且取值較高，為速度和功耗之間提供了良好的折中方案。這也是大多數模擬電路偏置設計的首選區域。相比之下，亞閾值區更適合于低功耗但對速度要求不高的模擬電路，如心臟起搏器、生物電信號采集電路等。而強反型區則更適用于對速度要求高，但對功耗相對不敏感的應用場景，例如高速有線接口電路、毫米波射頻電路等。

為了更準確地分析和理解特征頻率，上述定義僅考慮了晶體管的本征電容Cgs。但是在實際電路設計中，晶體管的寄生電容對電路性能也有顯著影響，不能簡單忽略。因此，我們需要對特征頻率進行修正。

考慮晶體管的寄生電容后，特征頻率隨過驅動電壓的變化情況如圖所示。由于寄生電容的影響，晶體管的特征頻率取值有所降低。

考慮寄生電容的晶體管特征頻率掃描曲線