在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

AXI接口FIFO簡介

FPGA設計論壇 ? 來源:CSDN技術社區 ? 2025-03-17 10:31 ? 次閱讀

AXI接口FIFO是從Native接口FIFO派生而來的。AXI內存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的應用外,AXI FIFO還可以用于AXI系統總線和點對點高速應用。

AXI接口FIFO不支持Builtin FIFO和 Shift Register FIFO配置。

當需要連接到其他AXI功能時,可以在Native接口FIFO支持的相同應用中使用AXI FIFO。AXI FIFO可以通過IP集成器集成到系統中。

1 AXI FIFO的功能

AXI FIFO的功能概述主要體現在其對AXI Memory Mapped接口中讀寫通道的便捷集成能力上。

1.1 讀寫通道的分離

對于AXI Memory Mapped接口,AXI規范定義了寫通道和讀通道。
寫通道包括寫地址通道、寫數據通道和寫響應通道。
讀通道包括讀地址通道和讀數據通道。

FIFO Generate IP核提供了為AXI Memory Mapped生成單獨的寫通道或讀通道,或者同時生成寫通道和讀通道的能力。如下圖所示。
13f819a8-fb09-11ef-9310-92fbcf53809c.png
對于寫通道,集成了三個FIFO:一個用于寫地址通道,一個用于寫數據通道,以及一個用于寫響應通道。
對于讀通道,集成了兩個FIFO:一個用于讀地址通道,一個用于讀數據通道。
當同時選擇寫通道和讀通道時,FIFO Generate IP核將集成五個獨立的FIFO。

1.2 每個通道的獨立配置

對于每個通道,FIFO Generate IP核都可以獨立配置以生成基于Block RAM或Distributed RAM FIFO。每個FIFO的深度也可以獨立配置,以滿足特定應用的數據緩存需求。如下圖所示。
1405916e-fb09-11ef-9310-92fbcf53809c.png
AXI FIFO的使用有助于簡化高速數據傳輸和處理的系統設計,因為它們能夠與AXI總線標準無縫集成,提供高吞吐量和低延遲的數據傳輸能力。這使得AXI FIFO成為高性能計算、圖像處理、視頻傳輸等領域的理想選擇。

2 AXI FIFO的時序

AXI接口協議使用雙向的有效(Valid)和就緒(Ready)握手機制。信息源使用有效信號來表示通道上何時有有效的數據或控制信息可用。信息目標使用就緒信號來表示何時可以接受數據。圖1-3展示了AXI4-Stream FIFO的寫和讀操作的示例時序圖,而圖1-4則展示了AXI Memory Mapped 接口FIFO的寫和讀操作的示例時序圖。

1427d918-fb09-11ef-9310-92fbcf53809c.png

14340eb8-fb09-11ef-9310-92fbcf53809c.png

在圖1-3和圖1-4中,信息源生成有效信號(valid)以指示數據何時可用。目標生成就緒信號(ready)以指示它可以接受數據,并且只有當有效信號和就緒信號都為高時,才會發生數據傳輸。

對于AXI4-Stream FIFO,寫操作和讀操作通常涉及連續的數據流傳輸。在圖1-3中,看到寫操作和讀操作的時序圖,顯示了有效信號和就緒信號如何協同工作以完成數據傳輸。

而對于AXI Memory Mapped接口FIFO,寫操作和讀操作通常與特定的內存地址相關聯。在圖1-4中,看到寫地址通道、寫數據通道、寫響應通道以及讀地址通道和讀數據通道的時序圖。這些通道協同工作,通過有效和就緒信號的握手機制,確保數據在源和目標之間的正確傳輸。

由于AXI FIFO是從Native接口FIFO派生而來的,因此它們之間的很多行為是相似的。就緒信號是基于FIFO中可用空間來生成的,當FIFO中有空間時,就緒信號保持高電平以允許寫入FIFO。只有當FIFO中沒有剩余空間進行額外的寫入操作時,就緒信號才會被拉低。有效信號則是基于FIFO中數據的可用性來生成的,當FIFO中有數據可供讀取時,有效信號保持高電平以允許從FIFO中讀取數據。只有當FIFO中沒有可供讀取的數據時,有效信號才會被拉低。這些信息信號被映射到Native 接口FIFO的din和dout總線上。AXI FIFO的寬度是通過連接AXI接口的所有信息信號來確定的。這些信息信號包括除有效和就緒握手信號之外的所有AXI信號。

在AXI協議中,這種握手機制確保了數據在源和目標之間的可靠傳輸。當源設備準備好發送數據時,它會將有效信號置高,表示數據已經準備好。然后,目標設備會檢查就緒信號。只有當就緒信號也為高時,目標設備才會從源設備接收數據。這種機制確保了數據在傳輸過程中不會被丟失或發生錯誤。

AXI FIFO僅在First Word Fall Through模式下運行。該功能提供了在不執行讀取操作的情況下查看FIFO中下一個可用字的能力。當FIFO中有數據時,第一個字會自動通過FIFO并出現在輸出數據總線上。

注意:對于AXI接口,由于復位輸入總是異步的,因此在內核內部會自動啟用安全電路。

3 AXI FIFO的直通線(Pass Through Wire)

AXI Memory Mapped接口的IP核提供了直通線選項,使得所有輸入信號能夠直接傳遞到輸出,而無需經過任何處理或緩存。這在某些情況下可能很有用,比如當您希望將信號直接轉發到另一個接口或組件時。

3.1 數據包FIFO(Packet FIFO)

數據包FIFO配置確保了在接收到數據包(突發傳輸)的末尾(LAST節拍)之前,不會開始數據包的傳輸。這樣做可以確保一旦主設備側開始傳輸,數據就能不間斷地可用,從而避免了AXI數據通道的源端停滯。這對于數據起源于主設備的應用場景特別有價值。
例如,當實時信號通道以低于下游AXI交換機和/或從設備目的地的數據速率運行時,如高帶寬內存,這種配置就非常有用。

數據包FIFO原理既適用于AXI4/AXI3 Memory Mapped突發事務(寫入和讀取),也適用于AXI4-Stream數據包傳輸。這個特性有時被稱為“store-and-forward”,它描述了內存映射寫入和流傳輸的行為。對于內存映射讀取,事務會延遲到FIFO中有足夠的空位來確保整個讀取數據包能夠不間斷地緩沖,這是根據AR(地址讀取)通道事務的預測進行的。讀取事務實際上并不依賴RLAST信號。

數據包FIFO特性支持公共時鐘AXI4/AXI3和公共/獨立時鐘AXI4-Stream配置。它不支持AXI4-Lite配置。

3.2 AXI4-Stream Packet FIFO

AXI4-Stream Packet FIFO和AXI4/AXI3 Packet FIFO是兩種不同類型的FIFO,它們分別使用AXI4-Stream接口和AXI Memory Mapped接口來實現數據包FIFO的功能。

AXI4-Stream Packet FIFO使用AXI4-Stream接口。當在AXI4-Stream Slave側接收到一個完整的數據包(由tlast標記)或AXI4-Stream FIFO已滿時,FIFO Generate IP核會在AXI4-Stream Master側指示tvalid。由于FIFO變滿而在Master側指示tvalid是一個異常情況,在這種情況下,Packet FIFO會作為一個正常的FWFT(First Word Fall Through)FIFO工作,將Slave側接收到的數據轉發到Master側,直到在Slave側接收到tlast。

3.3 AXI4/AXI3 Packet FIFO

AXI4/AXI3 Packet FIFO 使用AXI Memory Mapped接口,它支持AXI協議中的寫(W)和讀(R)通道以及相關的地址(AW/AR)通道。Packet FIFO允許在數據傳輸過程中存儲完整的數據包,直到數據包被完全接收或發送。

寫通道上的Packet FIFO
當在AXI W通道Slave側接收到一個由wlast標記的完整數據包時,FIFO Generate IP核會在AXI AW通道Master側指示awvalid。這意味著寫地址(AW)的傳輸只有在W通道Slave側接收到請求傳輸所需的所有數據后才會被發送到AXI Write Address Channel。
寫通道Packet FIFO與寫地址通道(AW通道)耦合,這確保了在發送寫請求之前,有足夠的空間來存儲與該請求相關的所有數據。
W通道的最小深度被設置為512,這允許寫通道Packet FIFO存儲兩個最大長度的數據包。

讀通道上的Packet FIFO
當在AXI R通道Master側接收到一個由rlast標記的完整數據包時,FIFO Generate IP核會在AXI R通道Slave側指示rvalid。這意味著讀數據的傳輸(通過R通道)已經完成,并且整個數據包已經被成功接收。
讀通道Packet FIFO與讀地址通道(AR通道)耦合,這確保了在發送讀請求之前,Packet FIFO中有足夠的空間來存儲與該請求相關的數據。如果Packet FIFO中沒有足夠的空間,則不會向AXI Read Address Channel發送AR傳輸。
R通道的最小深度也被設置為512,允許讀通道Packet FIFO存儲兩個最大長度的數據包。

這種機制允許數據包在傳輸過程中被緩存,確保數據傳輸的連續性和完整性,同時避免由于數據不匹配或丟失而導致的錯誤。這對于需要處理大量數據或需要確保數據完整性的應用場景(如高速數據傳輸或實時信號處理)非常有用。

原文鏈接:https://tencentcloud.csdn.net/678a2f13edd0904849a69a14.html

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 接口
    +關注

    關注

    33

    文章

    8783

    瀏覽量

    152463
  • fifo
    +關注

    關注

    3

    文章

    394

    瀏覽量

    44120
  • 總線
    +關注

    關注

    10

    文章

    2915

    瀏覽量

    88737
  • AXI
    AXI
    +關注

    關注

    1

    文章

    131

    瀏覽量

    16850

原文標題:AXI接口FIFO簡介

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏

    評論

    相關推薦

    可以在EDK中使用Axi4Stream接口/總線嗎?

    你好,我正在EDK中使用axi4stream。有人可以幫助我如何使用通過Vivado高級綜合(HLS)生成的ap_fifo / axi4stream接口可以在EDK中使用嗎?我正在使用
    發表于 02-28 13:47

    AXIFIFO掛起

    我正在使用AXIFIFO將數據流式傳輸到Rx端,最終也將通過AXI總線從處理器讀回。當我嘗試讀取“base_address + 0x1C”時,系統掛起......以前有人遇到過這種情況嗎?在閱讀
    發表于 04-24 12:54

    高級可擴展接口AXI簡介

    本文將討論AMBA的第三次修訂版,該修訂版向世界介紹了高級可擴展接口AXI)協議。AXI協議最初是為高頻系統而設計的,旨在滿足各種組件的接口要求,同時允許靈活地互連這些組件。適用于高
    發表于 09-28 10:14

    AXI接口協議詳解

    AXI 總線上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有三種AXI接口,當然用的都是
    發表于 04-08 10:45

    AXI接口協議詳解

    1、AXI接口協議詳解  AXI 總線  上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有
    發表于 10-14 15:31

    AXI FIFOAXI virtual FIFO這兩個IP的使用方法

    到信號處理路徑的主從 AXI 流端口。與 DDR 存儲器的接口由完整的 AXI 接口提供。使用這些接口
    發表于 11-04 11:03

    AXI接口簡介_AXI IP核的創建流程及讀寫邏輯分析

    本文包含兩部分內容:1)AXI接口簡介;2)AXI IP核的創建流程及讀寫邏輯分析。 1AXI簡介
    的頭像 發表于 06-29 09:33 ?1.7w次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b><b class='flag-5'>簡介</b>_<b class='flag-5'>AXI</b> IP核的創建流程及讀寫邏輯分析

    AXI STREAM FIFO如何設置雙時鐘

    IP核的全稱是: AXI4-STREAM FIFO 設置注意事項:一定要選擇異步時鐘,也就是雙時鐘,如下: 關于其他配置: TLAST 一般要選擇的,作為邊界界定。其他可以不選。深度不必太深,因為只起到穿越時鐘區域的作用。
    發表于 03-26 14:40 ?5431次閱讀
    <b class='flag-5'>AXI</b> STREAM <b class='flag-5'>FIFO</b>如何設置雙時鐘

    AXI4接口協議的基礎知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協議的基礎,其他AXI4
    的頭像 發表于 09-23 11:20 ?6249次閱讀
    <b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b>協議的基礎知識

    高級可擴展接口AXI簡介

    本文將討論AMBA的第三次修訂版,該修訂版向世界介紹了高級可擴展接口AXI)協議。AXI協議最初是為高頻系統而設計的,旨在滿足各種組件的接口要求,同時允許靈活地互連這些組件。適用于高
    的頭像 發表于 09-29 11:44 ?6892次閱讀
    高級可擴展<b class='flag-5'>接口</b>(<b class='flag-5'>AXI</b>)<b class='flag-5'>簡介</b>

    你必須了解的AXI總線詳解

    DMA的總結 ZYNQ中不同應用的DMA 幾個常用的 AXI 接口 IP 的功能(上面已經提到): AXI-DMA:實現從 PS 內存到 PL 高速傳輸高速通道 AXI-HP----AXI
    的頭像 發表于 10-09 18:05 ?7702次閱讀
    你必須了解的<b class='flag-5'>AXI</b>總線詳解

    AXI_GP接口AXI_HP接口的相關內容

    學習關于ZYNQ IP核中的GP接口和HP接口的異同,介紹關于AXI_GP接口AXI_HP接口
    的頭像 發表于 07-03 14:17 ?3402次閱讀

    AXI_GPIO簡介與使用指南

    前面簡單學習了關于GPIO的操作,本次將使用PL 端調用 AXI GPIO IP 核, 并通過 AXI4-Lite 接口實現 PS 與 PL 中 AXI GPIO 模塊的通信。
    的頭像 發表于 07-19 17:36 ?5124次閱讀

    AXI總線協議簡介

      AXI (高性能擴展總線接口,Advanced eXtensible Interface)是ARM AMBA 單片機總線系列中的一個協議,是計劃用于高性能、高主頻的系統設計的。AXI協議是被優化
    發表于 10-10 09:22 ?1w次閱讀

    AXI實戰(二)-AXI-Lite的Slave實現介紹

    可以看到,在AXI到UART中,是通過寄存器和FIFO進行中介的。因為從AXI總線往里看,其控制的是就是地址上所映射的寄存器。
    的頭像 發表于 06-27 10:12 ?5615次閱讀
    <b class='flag-5'>AXI</b>實戰(二)-<b class='flag-5'>AXI</b>-Lite的Slave實現介紹
    主站蜘蛛池模板: 日韩欧美一区二区三区不卡视频 | 欧美高清在线播放 | q2002在线观看免费 | 一级做a爱片在线播放 | 狠狠色婷婷七月色综合 | 好硬好湿好爽再深一点h视频 | 成人一级视频 | www天堂在线观看 | 美女扒开腿让男人桶尿口 | 中文字幕一区二区三区四区五区 | 亚洲欧美v视色一区二区 | 4480yy私人午夜a级国产 | 亚洲一区二区三区免费在线观看 | 免费福利在线播放 | 女张腿男人桶羞羞漫画 | 俺去啦最新网址 | 欧美精品四虎在线观看 | 天天色天天操综合网 | 奇米影视大全 | 5月丁香婷婷| 色网站观看 | 黄色一级大片视频 | 日本bt | 日韩天堂 | 在线观看中文字幕第一页 | 国产在线高清精品二区色五郎 | 久久久久久久久综合影视网 | 种子天堂bt | 天天干天天夜 | 亚洲乱强 | 91大神在线观看视频 | 清纯唯美亚洲综合欧美色 | 亚洲欧美一区二区三区在线播放 | 欧美极品 | 久久综合久久88 | 天天做天天爽爽快快 | 在线资源天堂 | 亚洲黄色高清视频 | 婷婷激情久久 | 日日噜噜夜夜狠狠久久丁香 | 免费人成在线观看网站品爱网 |

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品