一、概覽
二、創建約束
Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存在的約束文件,創建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合后或實現后都可以進行創建。
2.1 Constraints Wizard
Constraints Wizard流程下將會以引導式的方式幫助用戶設置約束,以綜合后的設置為例,在Flow Navigator窗口中,進入Synthesis->Open Synthesized->Constraints Wizard
點擊Constraints Wizard,彈出彈框提示無約束文件,選擇Define Target
選擇Create File創建約束文件
File name設置約束文件名字,File location設置約束文件保存路徑,默認即可
勾選Target下的方框后,右下角的OK 高亮,點擊OK。
在Source窗口中查看創建的約束文件,包含了timing_set.xdc文件,說明創建成功
2.2 Edit Timing Constraints
Edit Timing Constraints和Constraints Wizard處于相同的標題下
點擊Edit Timing Constraints,進入設置界面,左側中顯示可設置的約束類型,默認是選擇Create Clock,點擊紅框中的“+”號,進入添加界面
輸入Clock name,設置Source object和時鐘周期相關值,點擊OK,
點擊保存圖標后按ctrl+s,彈出保存框,點擊OK
設置保存的約束文件名后,點擊OK
在All Constraints中將出現剛剛設置的約束
2.3 Constraints目錄下創建
Source窗口下進入Constraints中,鼠標點擊右鍵彈出彈窗,進入Add sources中可以創建或添加約束文件
點擊Next
選擇Create File
輸入約束文件名,點擊OK保存成功
2.4 Sources窗口“+”創建
在Source窗口下,有一個“+”圖標,點擊該圖標
進入Add Sources窗口,剩余操作和2.3 Constraints目錄下創建相同
2.5 菜單欄File中創建
在菜單欄File中的列表中,選擇“Add Sources”
進入Add Sources界面
選擇Create File,后續的操作和2.3節相同
三、設置約束
3.1 約束類型
vivado支持的約束有5大類,具體見下圖
在timing constraints中顯示了可設置的約束,左側點擊要設置的約束類型,右側序號2位置處自動顯示該類約束,此時再點擊3,自動進入創建約束的窗口中。
進入set system jitter窗口
3.2 約束命令
各種約束的使用格式可參見Language Templates,在Language templates的模板templates中,XDC中Timing Constraints選擇需要設置的約束,右側Preview自動顯示約束的格式
原文鏈接:https://blog.csdn.net/zyp626/article/details/132866676
-
命令
+關注
關注
5文章
711瀏覽量
22315 -
時序約束
+關注
關注
1文章
116瀏覽量
13505 -
Vivado
+關注
關注
19文章
820瀏覽量
67469
原文標題:Vivado之時序約束操作大全
文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
VIVADO時序約束及STA基礎
FPGA主時鐘約束詳解 Vivado添加時序約束方法

vivado:時序分析與約束優化
Vivado中的靜態時序分析工具Timing Report的使用與規范

【時序約束資料包】培訓課程Timing VIVADO
詳解FPGA的時序input delay約束

評論