地線干擾的共阻干擾

1、本文出發點

本文基于噪聲產生的原理， 進一步論述簡單而實用的應用：數模混合音頻系統中最簡單的規避地噪聲手段—— “單點接地”。讓讀者明白“為什么要單點接地” 。希望讀者著重認清單點接地的原理，從而化用、推廣到其他地方，而不是簡單地記住本文中所提到的例子。

2、本文適用的讀者

“單點接地”是否有似曾相識的感覺？

假如你現在的情況是“聽說過單點接地， 但是不知道具體應該如何單點接地；或者大致知道如何單點接地，但是不能清楚地理解單點接地的原理” 。那么很幸運，本文為你而寫！

3、共阻干擾存在的幾種形式

本文重點是：講述了共阻干擾的幾種常見形式，會產生幾種經典后果：干擾會被放大后輸出、干擾被衰減后輸出、干擾被原原本本地輸出等。

（地線）共阻干擾存在的根本原因是： （地）導線存在阻抗，且干擾與被干擾信號有共同的信號回路。

3.1、共阻干擾的幾種形式

3.1.1、完全沒有共阻噪聲

理想狀態，導線無阻抗、分布參數，不存在噪聲。Av-niose = 0 ：

如圖3.1-1，理想狀態下， Vout = 100*Vin，輸出沒有噪聲。

3.1.2、共阻噪聲最糟糕的狀態

最壞的布線情況，噪聲會被“加倍放大” 。Av-niose >> 1 ：

3.1-2

如圖3.1-2，由于AB點在PCB板上是一段銅箔， 不可避免存在阻抗（雖然銅的電阻率極小），假設其阻抗為R5。模擬輸入信號的回路經過A——B段，當有數字電流I1_niose 地回路流經A——B點時， R5既是模擬信號的回流地電阻，也是數字電路信號的回流地電阻，這個導線電阻由模擬、數字“共享” ，故稱為共阻。而數字信號經過R5會產生V1_niose，這個V1_niose電壓將會疊加在干凈的模擬輸入信號上，造成輸入信號的污染（干擾） ，故把這種—— 因為有共同回流路徑而產生的干擾現象叫“共阻干擾” 。

由于該電路放大的是BF端的電壓。（而不僅僅是AF端，如果不明白這一點，必須重新學習功放！）所以Vout=（Vin+V1_niose）*100，其中輸出噪聲部分的信號是V1_niose*100！——可見，噪聲被加倍放大了！！！這是共阻噪聲最為嚴重的一種狀況！

經驗性現象解釋：有人說：銅的電阻率這么低，即使V1_niose 放大一百倍也聽不到，因為用示波器根本沒有看到噪聲的存在！而且數字噪聲一般不在20—— 20KHz人耳可聽見范圍！

這個說法好像有道理，但是實際和理論都是不對的。原因如下： （1）人耳朵在安靜環境中， 通過耳機，人們能清楚地聽到毫伏級（幾毫伏）的音頻噪聲信號，而普通示波器一般無法捕捉到這么微弱的波形。因為普通的數字示波器接上探頭后顯示在屏幕上的噪聲電平有20mV 左右，非常昂貴的示波器在拔掉探頭的情況下，顯示在屏幕上的底噪才可能小于1mV。所以人耳朵能聽到噪聲但是示波器看不到，這很正常。（2）即使數字電路本身工作頻率遠超過20KHz，但MCU內部模塊間的啟動關閉動作的頻率有可能落在音頻范圍。而且，即使大于20KHz的數字信號，經過導線的分布電感與分布電容“濾波”后，形成V1_niose 將落在音頻范圍。這是我們能聽到數字噪聲的原因。

3.1.3、共阻噪聲1:1 放大輸出

干擾不被放大、直接呈現在輸出端。Av-niose = 1：

3.1-3

如圖，若數字噪聲只流過R8，那么Vout=Vin*100 + V2_niose，存在數字噪聲，但是噪聲沒有被放大， 所以一般情況下， 數字噪聲不明顯， 只是是在安靜的環境中可能可以聽得到。

3.1.4、共阻干擾被衰減后輸出

干擾會被功放器件抑制， Av-niose << 1 ：

如圖，假如在數字電路端單點接地。那么，數字噪聲V3_niose 可以直接回流到電源，并沒有流經功放區域， （其實深究起來，還是有非常微小的部分噪聲流經EC段PCB，并從其他路徑構成回路，但是這個影響非常小。回路路徑如何形成？根據“噪聲的起源”章節中的內容，其實足以領悟出來。）所以不會造成地線的共阻干擾噪聲。但是，有兩點值得擔心的：

（1）電源不是理想的電源，會存在“內阻” ，所以數字電路會通過“干擾公共的電源從而干擾功放” ——幸運的是， 這個干擾非常小， 一般情況下都不會引起系統出現噪聲，原因是：功放的電源紋波抑制比一般非常高！

（2）C與E之間同樣是銅箔，實際上也存在內阻！這段地線也會產生共阻干擾。但是，實際上采用這種布線方式也不會出現干擾問題，原因是：一、其阻抗引起的干擾相當于電源抖動的干擾， 而功放有一定的電源紋波抑制能力（這個是地紋波抑制， 實際測試過的一些芯片， 都是電源紋波抑制能力比地紋波抑制能力好，這應該與Bypass電路有關，有興趣者可以深究） 。二、這個干擾一般是聲音較大時干擾才比較大，但是聲音大后，噪聲會被音樂“蓋住” ，所以人感受不到噪聲的存在。

3.1.5、在電路板上不會存在地噪聲

如圖3.1-5，電池、數字地、模擬地的單點接地點都接在C、E點的重合處。這樣接地，在電路板上不會出現噪聲， Av-niose=0 。（但是，電池接上后，同樣會產生“ 3.1.4”的類似情況，因為每個電源都有內阻。這個讀者自行構建模型分析！）

無論如何， 對于圖中的電路， 這已經是最好的接地方式了！ 而且這種接地方式從未出現過噪聲！

3.2、敏感點與不敏感點

由3.1 的內容知道， PCB走線不當，噪聲會被“成倍放大” 、或會被“ 1 倍放大”。產生這種狀況說明：對于音頻功放放大電路， PCB上存在“地噪聲敏感點和不敏感點”（或者說是敏感段） 。

3.2.1、地噪聲敏感段PCB

圖3.1-2 的AB段的噪聲會被成倍放大， 所以AB段是“地噪聲敏感段PCB”，經過敏感段PCB的數字地噪聲將會被“加倍放大”后輸出。

之所以會被加倍放大，是因為噪聲信號經過功放的前端放大電路的地回流，這段PCB對應于實際應用中的很多功放的“ Bypass電容接地點（如圖3.1-2 中B點）與功率地（如圖3.1-2 中C點）之間的PCB”。也就是： BC間的PCB連走線極有可能成為地噪聲敏感段PCB。

3.2.2、地噪聲不敏感段PCB

圖3.1-3 的CD段是地不敏感段PCB，因為經過這一段PCB的噪聲放大倍數是1，噪聲不會被加倍放大。其原因在于地噪聲沒有經過功放的前級放大區域，所以噪聲信號只會原原本本地在喇叭端輸出。

4、單點接地

本節重點：第3 節共阻干擾的各種案例中，存在地噪聲可能會流經“敏感

段PCB”這個現象。所以為了最大地減小地噪聲，要單點接地，讓噪聲不要經過敏感段PCB。

4.1、單點接地與“敏感信號段”的聯系

細心的讀者已經發現， 第三節已經存在單點接地。單點接地不應單純理解為：在PCB上有一個物理的接地點；而應該理解為：在PCB上有一個接地點，而且不同性質的地回流信號（比如模擬回流和數字回流） 不會存在這個接地點以外的“公共路徑”（公共路徑—— 即地線上數字與模擬公有的PCB電阻“ R5”，前面已經解釋過）。

圖“ 3.1.4 和3.1.5”其實就是單點接地的情況，所以此處不再贅言。本節重點寫：如何去真正理解單點接地。

4.2、如何去理解單點接地

單點接地的思想，在《印刷電路板排版設計》有很詳細的講解。很老的書，工藝可能和現在不同， 但其設計思想不變！ 而且，作者認為這是國產少見的不是“ Ctrl + C”和“ Ctrl + V”的書。鄭詩衛寫的，感謝鄭老前輩！

4.2.1、理解原理的重要性（經驗性廢話）

平時我們經常會聽到“單點接地”這個詞，很多人說“去掉數模混合電路噪聲的終極武器就是單點接地” 。但是某日有個鞋童淚流滿面的奔過來嚎叫：我已經單點接地了，可是噪聲尚在· ·····

何故？

額！哥！不是單點接地就可以去掉噪聲，而是要“正確的單點接地”才能夠去掉噪聲。正確的數字、模擬前端、電池、功率地的單點接地點是：功放的功率地引腳（或者功率地、功放電源的去耦電容引腳。）

例如，我們在設計一個實在的產品時， 存在很多互斥不可兼得的“布線定理”時，我們如何取舍？ 究竟是讓這個電路符合A 法則、放棄B 法則好呢，還是符合B法則、放棄A 法則好呢？ 要做正確做出這種判斷，就要求我們清楚：什么是影響最大的、而什么的影響幾乎可以忽略不計的。

所以，除了實踐，還得最終把握其原理。

4.2.2、例說：了解敏感信號區的方法

使用前想評估某個特定芯片有哪些特征，需要一定的理論+ 專業常識，推斷出芯片內部的構造，從而可以判斷“哪些是信號敏感點，哪些不是敏感點” 。

以功放為例，目前絕大多數AB類音頻功放內部構造如下圖所示。前端為電壓放大，相當于運放，一般由偏置電路與共射放大電路組成，該部分功能是：對輸入的信號（包括噪聲）進行電壓放大。而后級為射極跟隨電路，一般電壓放大倍數為1（沒有電壓放大能力） ，只是增強了輸出電流驅動能力。

圖中的運放“ +”端，通常相當于功放的“ Bypass”引腳；而Q1的接地點的

地相當于功放的功率地引腳。Bypass引腳通常接一個去耦電容到地， 該電容的地到功放的功率地間的PCB走線相當于圖3.1-2 中的AC段PCB。假如這段PCB存在噪聲，那么相當于噪聲混進了功放前級的運放，噪聲將會被“極大地放大” ！

這就是“噪聲混進了信號敏感段PCB”。

所以單點接地的目的是：不讓噪聲地回流經過“敏感信號區的地線區域” 。

5、理論的延伸

本節重點：從單點接地引出單點接電源，從單點接電源的“不夠普遍”這個現象探討“電源紋波抑制比” 。從原理上論證： 模擬芯片電源紋波抑制比較強，而數字芯片無電源紋波抑制能力。

5.1、既然有單點接地，那么有沒有“單點接電源”？

顯然，答案是肯定的。

但奇怪的是：為什么總是聽到前輩強調“單點接地” ，卻很少聽到他們強調“單點接電源”？

日常生活常見的一個現象是： 當一個事情經常出現或者出現的后果十分嚴重時，經歷過的人們時常會把它掛在嘴邊， 沒經歷過的人也能耳熟能詳。但當事情出現的概率很小、或者后果影響很小時，人們時常會把它忽略掉。

同樣，“單點接電源”也是如此，電源當然會產生共阻噪聲。但是在音頻功放中，其影響通常非常小（原因是功放電源的紋波抑制比高） ，即在喇叭端一般聽不到電源的紋波噪聲；而且在電源端的共阻干擾不會出現“噪聲被成倍放大”的情況（因為Bypass電容接到地，而不是接到電源） 。所以一般情下電源存在共阻干擾，但是在輸出音頻上聽不到，所以在音頻領域一般不會引起很大的重視。（這是對集成芯片而言， 對于分立元件搭建的功放電路， 有些構造對電源紋波還是非常敏感的。）

注意：電源處理不好會加重模塊間的干擾，增加數字電路的電磁輻射。所以，在數字電路中， 必須得權衡是否要加強模塊間的電源隔離（這個理論可以在“噪聲的起源” 4.4 節中看到）。

5.2、討論“電源紋波抑制”

5.2.1、綜述：對電源紋波的敏感程度

模擬、數字電路通常對“電源紋波噪聲”的抑制能力表現不同， 一般來講模擬器件對電源紋波不敏感， 基本不會將電源紋波反應在輸出上； 而數字電路通常會將電源紋波完全反應在輸出上。

注意：模擬電路對信號噪聲敏感，混進了噪聲后，直接影響輸出信號；數字電路對信號的噪聲相對不敏感，因為即使噪聲很大， IO口都能正確地判斷出高低電平。

5.2.2、模擬電路電源紋波抑制能力強的原因

一般的功放和運放處理的都是模擬信號， 它們可以將信號放大、縮小N 倍，一般都有很強的電源紋波（噪聲）抑制能力。至少將電源上的噪聲衰減10000倍以上輸出。

為什么運放等模擬器件有這么強的電源抑制能力？

歸根結底，因為穩壓電源、恒流源、放大區的共射放大電路、非飽和狀態的射級放大電路等都有很強的電源紋波（噪聲） 抑制能力—— 而運放、功放等都由這些基本電路作為其內部的偏置、放大電路單元，所以電源紋波抑制比很強。

深入的理論剖析并非一章一節可以闡明， 并且作者也自認為沒有足夠深厚的功底。下面將簡單論述芯片內部其中一種電路模型： 為何放大區的共射電路有很強的電源紋波抑制比！

PS：請有興趣深入研究的讀者可以理解《模擬電子技術基礎》（童詩白第4版3、4 章節等相關內容）章節后，再進一步學習。

該圖是經典的“三極管特征曲線圖” ，該圖已經蘊含了“共射放大區有很強的電源紋波抑制能力”這個信息！

真的嗎？不會吧？！

我啥時候騙過你？ —— 請看分析。

對于共射放大電路。假設在放大區（圖中棕紅色區域） ，給三極管B極提供固定的電流Ib1 = 20uA，那么即使電源電壓（ Uce電壓）在3~9V 波動，而Ic1 基本保持不變（這個圖中可以看到） 。Ic1 保持不變，意味著共射放大電路的電壓輸出不變！（理解這句話的前提是：理解共射放大電路。）

所以，對于圖中的三極管共射放大電路，假如在B極輸入一個信號Vin，即使電壓在3~9V波動，輸出只和輸入有關，基本不受電源電壓波動的影響！這表明：這個放大電路有很強的電源抑制能力！

5.2.3、數字電路沒有電源紋波抑制能力

小功率三級管在輸出電流不是很大的情況下， 飽和導通的管壓降非常小， 可以認為是0（對于這個壓降問題， 有不少有了工作經驗的硬件工程師也經常質疑。那么，煩請各位用使用數據驗證。呵呵！）。所以，當輸入為3.3V 時，輸出為3.3V。

當電源電壓由3.3V 變為10V 時，所有數字電路都工作在10V 電源下，每個數字門電路的電壓也為10V——所以最終的結果是： Vin 和Vout 都變成一樣：都是10V 輸入、輸出電壓。

所以，由于數字電路IO 口的電壓工作在飽和導通狀態（不可以特殊的ECL等電路來論述），輸出電壓永遠等于電源電壓。所以電源波動毫不保留地反應在輸出上，導致其電源紋波抑制能力為0. 這種特性在數字電路相互干擾的處理要十分留心。

6、本文精要

（1）因為有共同回流路徑而產生的干擾現象叫“共阻干擾” 。

（2）人耳朵在安靜環境中，通過耳機，人們能清楚地聽到毫伏級（幾毫伏）的音頻噪聲信號，而普通示波器一般無法捕捉到這么微弱的波形。

（3）因為共阻干擾存在地噪聲的“敏感段PCB”，所以要單點接地，讓噪聲不要經過敏感段PCB。

（4）單點接地的思想，在《印刷電路板排版設計》有很詳細的講解。（作者：鄭詩衛）

（5）一般來講模擬器件對電源紋波不敏感， 基本不會將電源紋波反應在輸出上；而數字電路通常會將電源紋波完全反應在輸出上。