遮天辰东小说,小说排行榜完结版,yy玄幻小说排行榜完本

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。舉報投訴

愛特梅爾

愛特梅爾

+關(guān)注

關(guān)注
0

文章
197

瀏覽量
22012

行波型超聲波電機驅(qū)動電路特性仿真與優(yōu)化

摘要：介紹了行波型超聲波電機驅(qū)動電路的分析模型;敘述了仿真過程;給出了優(yōu)化結(jié)果及計算公式關(guān)鍵詞：超聲波電機，驅(qū)動電路，仿真，優(yōu)化

發(fā)表于 12-15 10:55

MATLAB的各種優(yōu)化算法介紹

本章提要最優(yōu)化問題廣泛存在于國民經(jīng)濟各部門和工程應(yīng)用各領(lǐng)域中。在所有可能的方案中搜索出最合理的、邊到事先預(yù)定的最優(yōu)目標方案(即最優(yōu)方案〉的方法稱為最優(yōu)化方法。本章簡要介紹了優(yōu)化問題的分

發(fā)表于 03-06 14:53

FPGA實現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化...

FPGA實現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法介紹了利用現(xiàn)場可編程邏輯門陣列FPGA實現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和

發(fā)表于 08-11 18:10

射頻放大電路的優(yōu)化設(shè)計介紹

重要作用的一個環(huán)節(jié)。下面將以實際的1900 MHz放大電路(AMP1900)為例，對其進行多方面的仿真，并加入匹配網(wǎng)絡(luò)進行優(yōu)化，從而得到改善的射頻放大電路。

發(fā)表于 06-27 07:18

電路優(yōu)化

這邊有一個電路，求大佬們幫忙看看，有沒有地方需要優(yōu)化的，萬分感謝

發(fā)表于 10-16 10:33

IAR編譯優(yōu)化等級設(shè)置介紹

IAR擁有靈活的優(yōu)化等級設(shè)置，包括不同等級和不同層級的編譯優(yōu)化設(shè)置。本文將介紹IAR的編譯優(yōu)化等級設(shè)置，不同的編譯優(yōu)化等級設(shè)置涉及的編譯器

發(fā)表于 11-21 17:36

針對功耗和I/O而優(yōu)化的FPGA介紹

FPGA怎么選擇？針對功耗和I/O而優(yōu)化的FPGA介紹

發(fā)表于 05-06 09:20

門級電路功耗優(yōu)化的相關(guān)資料分享

（1）門級電路的功耗優(yōu)化綜述　　門級電路的功耗優(yōu)化(Gate Level Power Optimization，簡稱GLPO)是從已經(jīng)映射的門級網(wǎng)表開始，對設(shè)計進行功耗的

發(fā)表于 11-12 06:14

介紹MCU串口發(fā)送數(shù)據(jù)的優(yōu)化

實時性在嵌入式開發(fā)中的非常重要，優(yōu)化MCU串口傳輸處理方式可以提高嵌入式系統(tǒng)的實時性。在互聯(lián)網(wǎng)上學(xué)習(xí)并親自實驗（基于STM32單片機）后，我將分兩次介紹優(yōu)化MCU串口收發(fā)數(shù)據(jù)的方法，參考資料將在

發(fā)表于 02-11 06:18