在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Wishbone總線周期之復位操作

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-07-11 09:07 ? 次閱讀

一個總線周期由多個不可分的時鐘周期構成,完成單次讀/寫操作、塊讀/寫操作或者讀改寫操作。總線周期也分為單次讀/寫周期、塊讀/寫周期和讀改寫周期。一次塊讀/寫總線周期完成多次數據讀/寫操作。一般情況下,一次操作由主設備和從設備控制信號間的一次握手,以及同時進行的地址和數據總線的一次傳輸構成。塊操作表示整個操作需要完成多次數據傳送。在總線周期中主設備和從設備預先設定好的共同遵守控制信號握手規則,以及地址和數據總線的傳輸規則稱作總線協議。

在下文(包括以后的博文中)所給圖例中給出的信號均為主設備的輸入輸出信號。因此,對操作的描述也從主設備信號的角度展開,以便于讀者對照正文理解圖例。比如"在時鐘上升沿1到達之前,從設備檢測到主設備發起的操作,將適當的數據放到主設備的輸入信號DAT_I()和TGD_I(),將主設備的ACK_I置高作為對主設備STB_O的響應。"的等價描述為:"在時鐘上升沿1到達之前,從設備檢測到主設備發起的操作,將適當的數據放到其輸出信號DAT_O()和TGD_O(),將輸出信號ACK_O置高作為對主設備STB_O的響應。"

復位操作

復位是數字系統最基本的操作。復位后,系統進入預定的狀態。在遵守Wishbone總線規范的系統中,當RST_I信號有效,系統開始復位。由于Wishbone規范規定的復位是同步復位,因此在復位信號有效后接下來的時鐘上升沿,所有信號和寄存器進入預定狀態。因此,Wishbone規范要求RST_I信號有效時間至少要一個時鐘周期。在數字系統中,實際上更多的采用的是異步復位,而且復位信號的長度一般大于系統電平穩定時間和系統時鐘頻率穩定時間。如果在Wishbone接口中使用的是異步復位,設計者需要在文檔中說明,因為Wishbone接口默認的是同步復位。

圖6 Wishbone總線的復位操作

在圖6中,我們只給出了STB_O和CYC_O這兩個信號,而沒有給出其它信號。當這兩個信號無效時,所有其他信號沒有意義。

規則3.00:所有的Wishbone接口必須在RST_I置位(變為1)后的第一個時鐘上升沿進入初始化狀態,直到RST_I被復位(變為0)后的第一個時鐘上升沿到來。

規則3.05:RST_I必須被置位至少一個完整的時鐘周期,才能有效地完成復位。

允許3.00:當然,RST_I也可以被置位多個時鐘周期,但是數量必須是有限的。

規則3.10:所有的Wishbone接口必須能夠在任意時間響應RST_I信號(優先級足夠高)。

規則3.15:所有的Wishbone自啟動狀態機核計數器必須在RST_I置位(變為1)后的第一個時鐘上升沿進入初始化狀態,直到RST_I被復位(變為0)后的第一個時鐘上升沿到來。

規則3.20:以下主機信號必須在RST_I置位(變為1)后的第一個時鐘上升沿復位(變為0),直到RST_I被復位(變為0)后的第一個時鐘上升沿到來:STB_O,CYC_O。所有的其他主機此時不能操作這些信號,以響應復位周期。RST_I被復位(變為0)后的第一個時鐘上升沿到來后,主機接口的STB_O和CYC_O信號可以被立即置位(變為1)。

注意3.10:在標準模式下(除了流水線之外的模式),當STB_I被復位(變為0)時,從機接口應自動將ACK_O,ERR_O和RTY_O置位。

推薦3.00:設計SYSCON模塊時,應保證上電復位時將RST_O信號置位。并且RST_O信號應該保持置位狀態,直到電壓和時鐘頻率進入穩定狀態。最好使用同步復位的方式,以保證設計的兼容性。

注意3.15:在使用門控時鐘的情況下,如果時鐘被禁止了。此時,Wishbone總線將不能響應RST_I信號。

建議3.00:如果一些IP核或者SoC模塊需要異步復位,應當將復位信號定義為非Wishbone標準信號。這樣可以保證Wishbone接口使用純同步時序,以避免造成疑惑。

注意3.20:所有的Wishbone接口信號都應能響應復位信號,除了IP核接口。

傳輸周期初始化

主機接口通過置位CYC_O信號進行初始化傳輸周期,當CYC_O信號被復位,其他所有的主機信號都被視為無效。從機也只在其CYC_I信號被置位的情況下,才會響應其他主機信號。應當注意,SYSCON信號不受影響。

規則3.25:在單獨寫周期、塊讀寫周期和讀改寫周期(RMW)持續期間。主機接口必須將CYC_O信號置位。CYC_O信號置位時間必須不晚于STB_O置位后的第一個時鐘上升沿,CYC_O信號置位時間必須不早于STB_O復位后的第一個時鐘上升沿。

允許3.05:主機接口可以在任意時間置位CYC_O。

推薦3.05:仲裁邏輯經常使用CYC_I信號進行主機選擇。保持CYC_O一直長時間處于置位狀態可能會導致仲裁錯誤。因此在多主機情況下,應當避免使用【允許3.05】。

規則3.30:當CYC_I被復位時,從機接口可以不響應任何其他主機信號。但是其必須響應SYSCON信號。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 信號
    +關注

    關注

    11

    文章

    2791

    瀏覽量

    76815
  • 總線
    +關注

    關注

    10

    文章

    2887

    瀏覽量

    88125
  • Wishbone
    +關注

    關注

    0

    文章

    16

    瀏覽量

    10438

原文標題:【博文連載】Wishbone總線周期之復位操作

文章出處:【微信號:ChinaAET,微信公眾號:電子技術應用ChinaAET】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    wishbone總線

    想請教各位前輩,wishbone在工作中很常用嗎?我最近在學關于這個的代碼,感覺很難懂,而時間又感覺不大夠用,需要重點攻擊, 所以想知道是否值得投入大量的時間去研究它。望各位前輩不吝賜教
    發表于 03-02 23:37

    基于WISHBONE總線的FLASH閃存接口設計

    的靈活性。FLASH讀接口設計該接口可實現單周期讀與塊讀功能,時序部分與WISHBONE兼容。由于采用的FLASH最大讀周期時間至少為90ns,故只有在總線時鐘工作在10MHz以下頻率
    發表于 12-05 10:35

    基于Wishbone片上總線的IP核的互聯

    以 FPGA 技術為基礎,以Verilog HDL 為載體,設計了遵守Wishbone 片上總線規范的IP 核接口,實現了片上系統的IP 核互聯。
    發表于 01-13 15:09 ?13次下載

    基于Wishbone總線的UART IP核設計

    本文介紹的基于Wishbone總線的UART IP核的設計方法,通過驗證表明了各項功能達到預期要求,為IP核接口的標準化設計提供了依據。此外,該IP核代碼全部采用模塊化的Verilog-HDL語言編寫,
    發表于 06-10 11:47 ?3786次閱讀
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設計

    基于WISHBONE總線的FLASH閃存接口設計

    本文簡要介紹了AMD 公司Am29LV160D 芯片的特點,并對WISHBONE總線作了簡單的介紹,詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Ve
    發表于 06-23 16:32 ?18次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設計

    基于WISHBONE總線的通用接口控制器

    通用IO接口是Soc系統中非常重要的一種外圍端口.本文完成了一種基于WISHBONE總線的GPIO_W B拉制器的邏拜設計和物理實現.文中較其體地介紹了GPIO_W B核的體系結構以及WISHBONE接Q和DMA傳偷方式
    發表于 09-21 16:57 ?32次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器

    Wishbone總線實現UART IP核設計

    該設計采用了自頂向下的模塊化劃分和有限狀態機相結合的方法,由于其應用了標準的Wishbone總線接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證結果表明,這種新的架構
    發表于 10-19 15:01 ?27次下載
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實現UART IP核設計

    基于FPGA的SDX總線Wishbone總線接口設計

    介紹了基于硬件描述語言Verilog HDL設計的SDX總線Wishbone總線接口轉化的設計與實現,并通過Modelsim進行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CycloneⅢ系列FPGA上
    發表于 01-11 10:21 ?25次下載
    基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計_陳俊銳
    發表于 03-19 11:31 ?0次下載

    PIC24H系列參考手冊之復位

    本文主要介紹了PIC24H系列參考手冊之復位模塊。
    發表于 06-22 04:20 ?7次下載
    PIC24H系列參考手冊<b class='flag-5'>之復位</b>

    dsPIC30F系列參考手冊之復位

    本文主要介紹了dsPIC30F系列參考手冊之復位模塊。
    發表于 06-24 03:20 ?9次下載
    dsPIC30F系列參考手冊<b class='flag-5'>之復位</b>

    PIC24F系列參考手冊之復位模塊

    本文主要介紹了PIC24F系列參考手冊之復位模塊。
    發表于 06-06 17:28 ?2次下載

    Wishbone一般總線規范的共同特點

    支持用戶定義的標簽。這些標簽可以用于為地址、數據總線提供額外的信息如奇偶校驗,為總線周期提供額外的信息如中斷向量、緩存控制操作的類型等。Wishbo
    的頭像 發表于 07-06 08:07 ?3001次閱讀
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規范的共同特點

    Wishbone總線的異步周期結束路徑

    在圖25的上升沿1,主設備發起操作,在上升沿2,從設備將ACK_O置高,在上升沿3,從設備知道主設備將發起新的操作,于是將ACK_O繼續置高。因此, 3個時鐘周期就完成了2次操作,而不
    的頭像 發表于 07-24 09:08 ?3040次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的異步<b class='flag-5'>周期</b>結束路徑

    Wishbone總線的主要特征概括

    在以上介紹的三種總線中,CoreConnect雖免費不過需要IBM 公司許可,ARM 沒有明確的正式說法,可能也會免費,而Wishbone 是絕對免費的。三種總線都是同步的總線,使用時
    的頭像 發表于 08-11 09:14 ?4798次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括
    主站蜘蛛池模板: 成人毛片在线播放| 狠狠操欧美| 亚洲一区二区三区四| 新版天堂8在线天堂| www婷婷| 99r8这里精品热视频免费看| videosgratis乱色欧美野外| 俺去插| 五月天婷婷丁香| 奇米777狠狠| 国产午夜精品久久久久九九| 99xxxx开心| 5g成人影院| 国内夫妇交换性经过实录| 综合色吧| 亚洲第一色视频| 日韩久久精品视频| 美女又爽又黄视频| 国产毛片农村妇女系列| 午夜影院观看| 久久15| 中文字幕一区二区视频| 禁漫羞羞入口| 五月婷花| 牛牛精品| www四虎| 欧美黑人黄色片| 好骚综合在线| 91午夜剧场| 亚洲第一黄色网| 亚洲第一狼人社区| 七月丁香八月婷婷综合激情| 激情综合六月| 偷偷操不一样的久久| 操日韩美女| 精品一区二区三区视频| 涩久久| 国产午夜精品不卡片| 国模私拍一区二区| 夜夜艹| 在线观看黄色x视频|