在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Wishbone總線周期之數據組織

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-07-22 10:14 ? 次閱讀

說明:B.4版的Wishbone手冊本節內容寫的比較繁瑣,因此沒有像前文一樣繼續翻譯。

數據組織是指數據的傳送順序。目前常見的32為處理器的數據總線粒度為1字節,在傳送時,一個32位數據的最高字節可以放在數據總線的最低8位傳送,也可以放在數據總線的最高8位傳送,因此出現了大端和小端兩種數據組織方法。大端是指一個數據的最高位放在數據總線的最低位傳送或者放在地址較小的存儲器位置存儲;小端是指一個數據的最高位放在數據總線的最高位傳送或者放在地址較高的存儲器位置存儲。Wishbone同時支持大端和小端兩者數據組織方式。當數據總線的粒度和寬度相同時,大端和小端是一樣的。

大端模式

所謂的大端模式(Big-endian),是指數據的高字節,保存在內存的低地址中,而數據的低字節,保存在內存的高地址中,這樣的存儲模式有點兒類似于把數據當作字符串順序處理:地址由小向大增加,而數據從高位往低位放;

例子:

0000430: e684 6c4e 0100 1800 53ef 0100 0100 0000
0000440: b484 6c4e 004e ed00 0000 0000 0100 0000

在大端模式下,前32位應該這樣讀: e6 84 6c 4e ( 假設int占4個字節)

記憶方法: 地址的增長順序與值的增長順序相反

圖20 一個大端的例子

小端模式

所謂的小端模式(Little-endian),是指數據的高字節保存在內存的高地址中,而數據的低字節保存在內存的低地址中,這種存儲模式將地址的高低和數據位權有效地結合起來,高地址部分權值高,低地址部分權值低,和我們的邏輯方法一致。

例子:

0000430: e684 6c4e 0100 1800 53ef 0100 0100 0000
0000440: b484 6c4e 004e ed00 0000 0000 0100 0000

在小端模式下,前32位應該這樣讀: 4e 6c 84 e6( 假設int占4個字節)

記憶方法: 地址的增長順序與值的增長順序相同

圖21 一個小端的例子

現狀

目前Intel的80x86系列芯片是唯一還在堅持使用小端的芯片,ARM芯片默認采用小端,但可以切換為大端;而MIPS等芯片要么采用全部大端的方式儲存,要么提供選項支持大端——可以在大小端之間切換。另外,對于大小端的處理也和編譯器的實現有關,在C語言中,默認是小端(但在一些對于單片機的實現中卻是基于大端,比如Keil 51C),Java是平臺無關的,默認是大端。在網絡上傳輸數據普遍采用的都是大端。[

這兩者數據組織方式在一般文獻中都可以找到。總線標準只定義接口通信協議,而數據的組織本質上取決于主設備和從設備的設計。有時需要將大端和小端的接口互聯起來,圖22給出了將數據組織為大端的IP A和數據組織為大端的IP B相連的情形。IP A和IP B的數據總線寬度都是32為,粒度為8位。

圖22 大端和小端的接口互聯

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 存儲器
    +關注

    關注

    38

    文章

    7518

    瀏覽量

    164076
  • 數據總線
    +關注

    關注

    2

    文章

    58

    瀏覽量

    17594
收藏 人收藏

    評論

    相關推薦

    wishbone總線

    想請教各位前輩,wishbone在工作中很常用嗎?我最近在學關于這個的代碼,感覺很難懂,而時間又感覺不大夠用,需要重點攻擊, 所以想知道是否值得投入大量的時間去研究它。望各位前輩不吝賜教
    發表于 03-02 23:37

    基于WISHBONE總線的FLASH閃存接口設計

    部件,提高系統吞吐量。FLASH接口的設計 由于OR1200采用的是WISHBONE共享總線,其地址線為32位,數據線也為32位。設計中采用將低位與FLASH相聯接,并將接口位度設計為16位。原理框圖
    發表于 12-05 10:35

    基于Wishbone片上總線的IP核的互聯

    以 FPGA 技術為基礎,以Verilog HDL 為載體,設計了遵守Wishbone 片上總線規范的IP 核接口,實現了片上系統的IP 核互聯。
    發表于 01-13 15:09 ?13次下載

    基于Wishbone總線的UART IP核設計

    本文介紹的基于Wishbone總線的UART IP核的設計方法,通過驗證表明了各項功能達到預期要求,為IP核接口的標準化設計提供了依據。此外,該IP核代碼全部采用模塊化的Verilog-HDL語言編寫,
    發表于 06-10 11:47 ?3793次閱讀
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設計

    基于WISHBONE總線的FLASH閃存接口設計

    本文簡要介紹了AMD 公司Am29LV160D 芯片的特點,并對WISHBONE總線作了簡單的介紹,詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Ve
    發表于 06-23 16:32 ?18次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設計

    基于WISHBONE總線的通用接口控制器

    通用IO接口是Soc系統中非常重要的一種外圍端口.本文完成了一種基于WISHBONE總線的GPIO_W B拉制器的邏拜設計和物理實現.文中較其體地介紹了GPIO_W B核的體系結構以及WISHBONE接Q和DMA傳偷方式
    發表于 09-21 16:57 ?32次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器

    Wishbone總線實現UART IP核設計

    該設計采用了自頂向下的模塊化劃分和有限狀態機相結合的方法,由于其應用了標準的Wishbone總線接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證結果表明,這種新的架構
    發表于 10-19 15:01 ?27次下載
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實現UART IP核設計

    基于FPGA的SDX總線Wishbone總線接口設計

    介紹了基于硬件描述語言Verilog HDL設計的SDX總線Wishbone總線接口轉化的設計與實現,并通過Modelsim進行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CycloneⅢ系列FPGA上
    發表于 01-11 10:21 ?25次下載
    基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計_陳俊銳
    發表于 03-19 11:31 ?0次下載

    Wishbone一般總線規范的共同特點

    支持用戶定義的標簽。這些標簽可以用于為地址、數據總線提供額外的信息如奇偶校驗,為總線周期提供額外的信息如中斷向量、緩存控制操作的類型等。Wishbo
    的頭像 發表于 07-06 08:07 ?3012次閱讀
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規范的共同特點

    Wishbone總線周期之復位操作

    這些信號,以響應復位周期。RST_I被復位(變為0)后的第一個時鐘上升沿到來后,主機接口的STB_O和CYC_O信號可以被立即置位(變為1)。
    的頭像 發表于 07-11 09:07 ?3314次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b><b class='flag-5'>周期</b>之復位操作

    Wishbone總線的異步周期結束路徑

    在圖25的上升沿1,主設備發起操作,在上升沿2,從設備將ACK_O置高,在上升沿3,從設備知道主設備將發起新的操作,于是將ACK_O繼續置高。因此, 3個時鐘周期就完成了2次操作,而不是原來大的4個
    的頭像 發表于 07-24 09:08 ?3047次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的異步<b class='flag-5'>周期</b>結束路徑

    一個簡單的Wishbone從設備的RTL代碼

    前文曾經指出,Wishbone總線規范是"輕量級(Lightweight)"規范,它實現起來非常簡單緊湊,接口需要的互聯邏輯非常少。這里給出一個Wishbone從設備的一個例子,如圖21所示。該從
    的頭像 發表于 07-31 09:11 ?4483次閱讀
     一個簡單的<b class='flag-5'>Wishbone</b>從設備的RTL代碼

    Wishbone總線的主要特征概括

    在以上介紹的三種總線中,CoreConnect雖免費不過需要IBM 公司許可,ARM 沒有明確的正式說法,可能也會免費,而Wishbone 是絕對免費的。三種總線都是同步的總線,使用時
    的頭像 發表于 08-11 09:14 ?4816次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括

    Wishbone II交易總線:速度的另一個等級

    Wishbone B.3總線。以類似的方式,Altera引入了自己的互連方案,稱為Avalon Bus,SOPC Builder和Nios(II)系統就是圍繞該方案制造的。Xilinx 還推出了自己的總線,稱為片上外設
    的頭像 發表于 11-14 15:38 ?1265次閱讀
    <b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>總線</b>:速度的另一個等級
    主站蜘蛛池模板: 天天夜夜狠狠| 最色网站| 国产精品9999| 成人在线综合网| 国产美女流出白浆在线观看| 日韩免费无砖专区2020狼| 69久久夜色精品国产69| 美女被网站免费看九色视频| 91天天干| 欧美福利在线播放| 久草资源网| 日本xxx69hd| 欧美另类亚洲一区二区| 国产高清在线观看| 亚洲第一区在线| 干人人| 涩综合| 日产精品卡二卡三卡四卡无卡乱码 | 日本伊人网| 国产精品成人观看视频国产奇米| 亚洲第一成网站| 色爽爽爽| 手机看片神马午夜| 国产大片黄在线观看| 国产男人搡女人免费视频| 操日韩| fenfencao在线观看免费视频| 国产yw855.c免费观看网站| 欧美视频免费一区二区三区| 亚洲成人综合网站| 亚洲色图欧美色| 日本福利网址| 国产精品三级在线观看| 天天草天天干| 深夜久久| 日本69xxxxx| 在线看片一区| 亚洲国产精品第一区二区| 日本三级黄色| 你懂得在线| www.毛片网站|