盡管其在高速電路中具有重要性，但印刷電路板（PCB）布局通常是設計過程中的最后步驟之一。高速PCB布局有很多方面; 關于這個問題已經寫了很多卷。本文從實際角度闡述了高速布局。主要目的是幫助新手了解在設計高速電路板布局時需要解決的眾多因素。但它也是為了讓那些遠離電路板布局一段時間的人受益。并非每個主題都可以在這里提供的空間中詳細介紹，但我們解決了在提高電路性能，縮短設計時間和最大限度地減少耗時修訂方面獲得最大回報的關鍵領域。

雖然重點是涉及高速運算放大器的電路，但這里討論的主題和技術通常適用于大多數其他高速模擬電路的布局。當運算放大器在高RF頻率下工作時，電路性能在很大程度上取決于電路板布局。高性能的電路設計看起來很好“紙上”可以在粗心或草率布局的阻礙下提供平庸的性能。提前考慮并在整個布局過程中注意顯著的細節將有助于確保電路按預期執行。

原理圖

雖然沒有保證，但良好的布局從良好的原理圖開始。在繪制原理圖時要周到和慷慨，并考慮通過電路的信號流。從左到右具有自然且穩定流動的示意圖也將在板上具有良好的流動。盡可能在原理圖上提供盡可能多的有用信息。從事這項工作的設計師，技術人員和工程師將非常感激，包括我們; 有時我們會被客戶要求幫助設計電路，因為設計師已經不在了。

除了通常的參考標志，功耗和容差之外，哪種信息屬于原理圖？以下是一些可以將普通原理圖轉換為超級原理圖的建議！添加波形，有關外殼或外殼的機械信息，走線長度，禁區; 指定哪些組件需要在板上; 包括調諧信息，元件值范圍，熱信息，受控阻抗線，注釋，簡要電路操作說明......（列表繼續）。

信任沒有人

如果您沒有自己的布局，請務必留出足夠的時間與布局人員一起完成設計。此時的一盎司預防值得超過一磅治療！不要指望布局人能夠讀懂你的想法。在布局過程的開始階段，您的輸入和指導是最關鍵的。您可以提供的信息越多，整個布局過程中涉及的信息越多，電路板就會越好。為設計師提供臨時完成點 - 您希望在其中獲得布局進度的通知，以便快速查看。這種“循環閉合”可防止布局誤入歧途，并最大限度地減少重新設計電路板布局。

您對設計人員的說明應包括：電路功能的簡要說明; 顯示輸入和輸出位置的電路板草圖; 電路板堆疊（即電路板厚度，電路層數，信號層和電平，電源，接地，模擬，數字和RF的細節）; 哪個信號需要在每一層; 需要關鍵部件的位置; 繞過組件的確切位置; 哪些痕跡至關重要; 哪些線路需要控制阻抗線; 哪些線需要匹配長度; 元件尺寸; 哪些痕跡需要遠離（或接近）彼此; 哪些電路需要彼此遠離（或靠近）; 哪些組件需要彼此接近（或遠離）; 哪些組件位于電路板的頂部和底部。你永遠不會得到一個投訴給了人太多的信息太少，是的; 太多了，沒有。

一個學習經驗：大約10年前，我設計了一個多層表面安裝板與板的兩面組成部分。電路板用許多螺絲擰入鍍金鋁制外殼（由于嚴格的振動規格）。偏置饋通引腳穿過電路板。引腳通過引線鍵合到PCB上。這是一個復雜的集會。電路板上的一些組件是SAT（設置為測試）。但我沒有說明這些組件應該在哪里。你能猜出其中一些被放置的地方嗎？對！在董事會的底部。當生產工程師和技術人員不得不拆開組件，設定值，然后重新組裝所有東西時，他們并不高興。我沒有再犯這個錯誤。

位置，位置，位置

和房地產一樣，位置就是一切。電路放置在電路板上，各個電路元件所在的位置，以及附近的其他電路都是關鍵的。

通常，輸入，輸出和電源位置是定義的，但它們之間發生的事情是“爭搶”。這是注意布局細節將產生顯著回報的地方。從單個電路和整個電路板開始，關鍵元件放置開始。從一開始就指定關鍵組件位置和信號路由路徑有助于確保設計按照預期的方式工作。在第一次降低成本和壓力時做到正確，并縮短周期時間。

電源旁路

繞過放大器電源端的電源以最大限度地降低噪聲是PCB設計過程的關鍵方面 - 無論是高速運算放大器還是任何其他高速電路。繞過高速運算放大器有兩種常用配置。

接地導線：這種技術在大多數情況下效果最佳，它使用多個并聯電容器，從運放的電源引腳直接連接到地。通常，兩個并聯電容器就足夠了 - 但是一些電路可能受益于并聯的附加電容器。

并聯不同的電容值有助于確保電源引腳在寬頻帶上看到低交流阻抗。這在運算放大器電源 抑制的頻率下尤為重要（PSR）正在下滑。電容有助于補償放大器降低的PSR。在數十年的頻率下保持低阻抗接地路徑將有助于確保不需要的噪聲無法進入運算放大器。圖1顯示了多個并聯電容器的優勢。在較低頻率下，較大的電容器提供低阻抗接地路徑。一旦這些電容器達到自諧振，電容質量就會降低，電容器就會變成電感。這就是為什么使用多個電容器很重要的原因：當一個電容器的頻率響應下降時，另一個電容器的頻率響應變得很大，從而在幾十年的頻率下保持低交流阻抗。

圖1.電容器阻抗與頻率的關系。

直接從運算放大器的電源引腳開始; 具有最低值和最小物理尺寸的電容應與運算放大器放置在電路板的同一側，并盡可能靠近放大器。電容器的接地側應連接到接地層，導線或走線長度最短。此接地連接應盡可能靠近放大器的負載，以最大限度地減少導軌和地之間的干擾。圖2說明了這種技術。

圖2.并聯電容器軌對地旁路。

對于下一個更高值的電容器，應該重復該過程。一個好的起點是最小值為0.01μF，下一個電容器為低ESR的2.2μF或更大電解質。0508外殼尺寸為0.01μF，具有低串聯電感和出色的高頻性能。

軌到軌：備用配置使用一個或多個旁路電容連接在運算放大器的正負電源軌之間。當難以獲得電路中的所有四個電容器時，通常使用該方法。這種方法的缺點是電容器外殼尺寸會變大，因為電容器兩端的電壓是單電源旁路方法的兩倍。較高的電壓需要較高的擊穿等級，這意味著更大的外殼尺寸。但是，此選項可以改善PSR和失真性能。

由于每個電路和布局不同; 電容器的配置，數量和值由實際電路要求決定。

寄生效應

寄生蟲是那些令人討厭的小小鬼，它們會進入你的PCB（非常字面），并在你的電路中造成嚴重破壞。它們是隱藏的雜散電容和電感，可以滲透高速電路。它們包括由封裝引線和多余走線長度形成的電感器; 焊盤對地，焊盤到電源平面和焊盤到走線電容器; 與過孔的交互，以及更多的可能性。圖3（a）是同相運算放大器的典型示意圖。但是，如果要考慮寄生元件，則相同的電路如圖3（b）所示。

圖3.典型運算放大器電路，如設計（a）和寄生效應（b）。

在高速電路中，影響電路性能并不需要太多。有時只有十分之一皮法就足夠了。例證：如果在反相輸入端僅存在1 pF的額外雜散寄生電容，則可能在頻域中引起幾乎2 dB的峰值（圖4）。如果存在足夠的電容，則可能導致不穩定和振蕩。

圖4.由寄生電容引起的額外峰值。

在尋找有問題的寄生效應的來源時，一些計算那些小鬼的大小的基本公式可以派上用場。公式1是平行板電容的公式（見圖5）。

C是電容，A是板的面積，單位為cm 2，k是板材的相對介電常數，d是板之間的距離，單位為厘米。

圖5.兩塊板之間的電容。

條形電感是另一種需要考慮的寄生電路，這是由于走線長度過大和缺少接地層造成的。公式2顯示了走線電感的公式。見圖6。

W是跡線寬度，L是跡線長度，H是跡線的厚度。所有尺寸均以毫米為單位。

圖6.走線長度的電感。

圖7中的振蕩顯示了2.54 cm走線長度對高速運算放大器同相輸入的影響。等效雜散電感為29 nH（毫微亨），足以引起持續的低電平振蕩，在整個瞬態響應期間持續存在。該圖還顯示了如何使用接地層減輕雜散電感的影響。

圖7.帶有 - 和不帶接地平面的脈沖響應。

Vias是寄生物的另一個來源; 它們可以引入電感和電容。公式3是寄生電感的公式（見圖8）。

T是電路板的厚度，d是通孔的直徑，單位為厘米。

圖8.通過尺寸。

公式4顯示了如何計算通孔的寄生電容（見圖8）。

ε - [R是基板材料的相對磁導率。T是電路板的厚度。D 1是圍繞通孔的墊的直徑。D 2是接地平面中的間隙孔的直徑。所有尺寸均以厘米為單位。在0.157厘米厚的電路板中，單個通孔可以增加1.2 nH的電感和0.5 pF的電容; 這就是為什么在鋪設木板時，必須保持不斷的守夜，以盡量減少寄生蟲的滲透！

地平面

討論的內容遠不止這里討論，但我們將重點介紹一些關鍵特性，并鼓勵讀者更詳細地研究這一主題。本文末尾將出現一個參考列表。

接地層用作公共參考電壓，提供屏蔽，實現散熱，并減少雜散電感（但它也會增加寄生電容）。雖然使用地平面有許多優點，但在實施地平面時必須小心，因為它可以做什么和不能做什么都有限制。

理想情況下，PCB的一層應專用于作為接地層。當整個飛機不間斷時，將獲得最佳效果。抵制移除地平面區域的誘惑，以便在該專用層上路由其他信號。接地平面通過導體和接地平面之間的磁場消除來減小走線電感。當去除接地平面的區域時，可以將意外的寄生電感引入接地平面上方或下方的跡線中。

因為接地平面通常具有大的表面和橫截面積，所以接地平面中的電阻保持最小。在低頻時，電流將采用阻抗最小的路徑，但在高頻時，電流遵循阻抗最小的路徑。

盡管如此，也有例外，有時地面平面越少越好。如果從輸入和輸出焊盤下方移除接地層，則高速運算放大器的性能會更好。輸入端接地引入的雜散電容加到運算放大器的輸入電容上，會降低相位裕量并導致不穩定。從寄生參數討論中可以看出，運算放大器輸入端的1 pF電容會導致嚴重的峰值。輸出端的電容負載（包括電流）在反饋環路中產生極點。這會降低相位裕量并可能導致電路變得不穩定。

模擬和數字電路（包括接地層和接地層）應盡可能分開。快速上升沿產生在地平面中流動的電流尖峰。這些快速電流尖峰會產生噪聲，可能會破壞模擬性能。模擬和數字接地（和電源）應連接在一個公共接地點，以最大限度地減少循環數字和模擬接地電流和噪聲。

在高頻率下，必須考慮稱為趨膚效應的現象。趨膚效應導致電流在導體的外表面中流動，從而使導體變窄，從而使電阻從其dc值增加。雖然趨膚效應超出了本文的范圍，但銅的皮膚深度（厘米）的近似值很好

不太敏感的電鍍金屬有助于減少皮膚效應。

打包

運算放大器通常以各種封裝形式提供。選擇的封裝會影響放大器的高頻性能。主要影響是寄生效應（前面提到）和信號路由。在這里，我們將重點介紹將輸入，輸出和電源路由到放大器。

圖9顯示了SOIC封裝（a）中的運算放大器與SOT-23封裝（b）中的運算放大器之間的布局差異。每種包裝類型都有其自身的挑戰。關注（a），仔細檢查反饋路徑表明有多種選擇來路由反饋。保持跟蹤長度是最重要的。反饋中的寄生電感可能導致振鈴和過沖。在圖9（a）和9（b）中，反饋路徑圍繞放大器布線。圖9（c）顯示了另一種方法 - 在SOIC封裝下布線反饋路徑 - 這最小化了反饋路徑長度。每個選項都有細微差別。第一種選擇可能會導致走線長度過長，串聯電感增加。第二種選擇使用過孔，這可能會引入寄生電容和電感。在鋪設電路板時必須考慮這些寄生效應的影響和影響。SOT-23布局幾乎是理想的：最小反饋走線長度和使用過孔; 負載和旁路電容器通過短路徑返回同一接地連接; 正極軌電容器（圖9（b）中未示出）直接位于電路板底部的負軌電容器下方。

圖9.運算放大器電路的布局差異 （a）SOIC封裝，（b）SOT-23，以及（c）在板下具有RF的SOIC。

低失真放大器引腳排列：一些新的低失真引腳排列，可用于某些ADI公司的運算放大器（例如AD8045），有助于消除前面提到的兩個問題; 它還改善了其他兩個重要領域的表現。LFCSP的低失真引腳排列（如圖10所示）采用傳統運算放大器引腳排列，逆時針旋轉一個引腳，并添加第二個輸出引腳作為專用反饋引腳。

圖10.具有低失真引腳排列的運算放大器。

低失真引腳排列允許輸出（專用反饋引腳）和反相輸入之間的緊密連接，如圖11所示。這極大地簡化了布局并簡化了布局。

圖11. AD8045低失真運算放大器的PCB布局

另一個好處是降低了二次諧波失真。傳統運算放大器引腳配置中二次諧波失真的一個原因是同相輸入和負電源引腳之間的耦合。LFCSP封裝的低失真引腳排列消除了這種耦合，大大降低了二次諧波失真; 在某些情況下，降低幅度可達14 dB。圖12顯示了AD8099 SOIC和LFCSP封裝之間的失真性能差異。

該封裝還具有另一個優勢 - 功耗。LFCSP提供裸露焊盤，可降低封裝的熱阻，并可將θJA提高約40％。憑借其較低的熱阻，該設備運行溫度更低，從而提高了可靠性

圖12. AD8099失真比較 - 與SOIC和LFCSP封裝相同的運算放大器。

目前，三款ADI公司的高速運算放大器均采用新型低失真引腳排列：AD8045，AD8099和AD8000。

路由和屏蔽

電路板上存在各種模擬和數字信號，具有高電壓和低電壓以及直流至GHz的電流。保持信號彼此干擾可能很困難。

回顧“不信任任何人”的建議，至關重要的是要提前考慮如何在電路板上處理信號的計劃。重要的是要注意哪些信號是敏感的，并確定必須采取哪些步驟來保持其完整性。接地層為電信號提供公共參考點，它們也可用于屏蔽。當需要信號隔離時，第一步應該是提供信號走線之間的物理距離。以下是一些需要遵守的良好做法：

最大限度地減少長并行運行和同一板上信號走線的緊密接近將減少電感耦合。最小化相鄰層上的長跡線將阻止電容耦合。

需要高隔離度的信號走線應在不同的層上布線，并且如果它們不能完全隔開，則應在其間具有接地平面的情況下彼此正交。正交布線將使電容耦合最小化，并且接地將形成電屏蔽。該技術用于形成受控阻抗線。

高頻（RF）信號通常在受控阻抗線上運行。也就是說，跡線保持特征阻抗，例如50歐姆（在RF應用中典型）。兩種常見類型的受控阻抗線，微帶線和帶狀線都可以產生類似的結果，但具有不同的實現方式。

微帶控制阻抗線，如圖13所示，可以在電路板的任一側運行; 它使用緊鄰其下方的地平面作為參考平面。

圖13.微帶傳輸線。

公式6可用于計算FR4板的特征阻抗。

H是從地平面到信號軌跡的距離，W是走線寬度，T是走線厚度; 所有尺寸均以密耳（英寸×10 -3）為單位。ε - [R是PCB材料的介電常數。

帶狀線控制阻抗線（見圖14）使用兩層接地層，信號跡線夾在它們之間。這種方法使用更多的跡線，需要更多的電路板層，對電介質厚度變化敏感，并且成本更高 - 因此它通常僅用于要求苛刻的應用中。

圖14.帶狀線控制阻抗線。

帶狀線的特征阻抗設計方程如公式7所示。

保護環或“防護”是與運算放大器一起使用的另一種常見屏蔽類型; 它用于防止雜散電流進入敏感節點。該原理是直接的 - 完全圍繞敏感節點，其中保護導體保持在或者被驅動到（在低阻抗下）與敏感節點相同的電位，并因此從雜散節點吸收雜散電流。圖15（a）顯示了反相和同相運算放大器配置的保護環原理圖。圖15（b）顯示了SOT-23-5封裝的兩個保護環的典型實現。

圖15.保護環。（a）倒置和非倒置操作。（b）SOT-23-5包。

屏蔽和布線還有許多其他選擇。建議讀者閱讀以下參考資料，以獲取有關上述內容和其他主題的更多信息。

結論

智能電路板布局對于成功的運算放大器電路設計非常重要，特別是對于高速電路。良好的原理圖是良好布局的基礎; 電路設計師和布局設計師之間的緊密協調至關重要，特別是在零件和布線的位置方面。需要考慮的主題包括電源旁路，最小化寄生效應，使用接地層，運算放大器封裝的影響以及布線和屏蔽方法。