在FPGA高速采集中,除了外部的AD芯片之外,最重要的是運放,因為必須將微小信號放大后才能進入AD,轉換出數字信號。
運放設計如上圖,外部輸入微小電流信號,通過電阻R1取電,轉換為電壓,請注意R1阻值,以與信號源進行阻抗匹配。
電位器R4和電阻R3、R5、R6組成直流偏置調零電路。
R7和R8組成負反饋電路,進行信號放大。
OPA1輸出的放大信號經過R9和C2組成的低通濾波電路進入OPA2。
R10與運放組成跟隨電路,并通過R10濾除部分高頻雜質。
R11為OPA2輸出電阻。
設計中全部使用同相輸入。由于運放在增益增大時,直流偏置也會增大,所以使用電位器進行調零(要考慮溫度對電位器的影響,選用合適的電位器)。
至此,計算合適的阻值和容值,由OPA1和OPA2組成帶通濾波放大器,對微弱信號放大,進入AD芯片進行AD轉換,FPGA才能夠得到正確的采樣數據,發揮FPGA的作用。
-
電位器
+關注
關注
14文章
1012瀏覽量
66792 -
數字信號
+關注
關注
2文章
970瀏覽量
47550 -
AD芯片
+關注
關注
2文章
25瀏覽量
18399
原文標題:運放,運放
文章出處:【微信號:ALIFPGA,微信公眾號:FPGA極客空間】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論