1 引言

鎖相環（PLL）是模擬電路中的一個重要模塊，本文研究的是廣泛使用的電荷泵型鎖相環（CPPLL）。鎖相環電路通過比較參考輸入和輸出反饋信號的頻率/相位，并將此特征轉化為電壓，然后通過與壓控振蕩器（VCO）的配合來調整輸出信號的頻率，最后使得鎖相環的參考輸入和輸出反饋信號的頻率相等、相位恒定，從而鎖定輸出信號的頻率。電荷泵型鎖相環更是具有穩定性高、捕捉范圍大等諸多優點。

本文所研究的，就是在不影響鎖相環功能的同時，通過添加盡可能簡單而又有效的輔助電路，來有效減少PLL系統的鎖定時間，并給出了在0.6μm工藝下的設計實例。通過Spectre仿真驗證，結果表明，改進效果是有效且顯著的。

2 鑒頻鑒相器及電荷泵電路

首先我們介紹在鑒頻鑒相器中使用的TSPC鎖存器，如圖1。TSPC鎖存器的主要優點是速度快，延時小，而且需要的MOS管數目也比傳統的鎖存器少。利用上述TSPC的控制功能及性能，我們可以得到使用廣泛的鑒頻鑒相器，如圖2所示。此鑒頻鑒相器實現的功能如圖3所示（以參考輸入REF相位超前為例）。為了消除死區，在DN信號端有一個寬度為△t的周期性短脈寬重疊信號。利用得到的這對信號控制電荷泵電容的充放電，就可以調整電壓Vctrl的值，最終實現對VCO[4]輸出頻率的調節。

3 對電荷泵的改進

傳統的PFD/CP，如圖4所示，電荷泵電流是固定的，通過開關控制對電荷泵電容的充放電。這個固定電流一般不是很大，當在Vctrl需要大的電壓躍變，比如輸入參考頻率發生比較大的躍遷，此時調整Vctrl到所需值就需要很長的時間，這將極大地影響鎖相環的性能。許多文章對此進行了改進，就是加入第二組電荷泵，使得在系統非鎖定時能夠提供大電流以實現快速充放電，減少鎖定時間。本文對電荷泵的改進，是在不增加多余電流通路的情況下，通過適時的、周期的改變電荷泵電流，最終達到縮短輸出頻率調整時間的目的。

我們對傳統電荷泵進行了改進，其結構如圖5所示。Vb為偏置電壓。UP、DN為鑒頻鑒相器（PFD）的輸出，-UP、-DN分別對應UP、DN的取反值，這四個控制電壓共同完成對電荷泵電流的控制。當UP為高電平時，M1導通，M2關斷，M3的電流全部流過M1，該電流通過電流鏡完成對電荷泵電容的充電，反之M3的電流全部流過M2，電荷泵充電電流為零。DN的控制也是如此（圖中M3和M6，M7和M8分別是1:1的鏡像關系，以保證充放電電流大小一致）。如果能夠控制偏置電壓Vb，亦可控制兩個尾電流的大小，進而控制充放電電流的大小，使得縮短PLL的鎖定時間變為可能。

我們采用電壓切換的方法來控制偏置電壓Vb。在參考輸入信號與輸出反饋信號頻率/相位相差不大時Vb偏置到Vb0（固定電壓），得到一個恒定的電荷泵電流，這有助于對電荷泵電路進行精確的設計；當相差比較大的時候Vb偏置到Vb1（變化電壓），并且Vb1的最小值大于Vb0，目的是為了使Vb在任何時候切換到Vb1，都能產生更大的尾電流。

Vb在Vb0、Vb1之間的切換遵循圖6所示的原則。當UP信號持續較長時間高電平，以參考輸入信號相位超前輸出反饋信號為例，如圖6(a)，我們希望能夠得到如圖中UP+和DN+這樣一對控制信號：當UP信號的寬度超過△t’時，UP+在UP上跳沿延時△t’時刻變為高電平，在UP下降沿變為低電平，DN+則一直保持低電平。在這對UP+、DN+信號起作用時，切換偏置電壓Vb到Vb1；如果UP信號的寬度小于時間長度△t’，如圖6(b)，則UP+、DN+均為低電平，Vb偏置在Vb0，完成恒定電流充電過程。

UP+、DN+信號的實現電路如圖7(a)所示（以UP+信號為例）。通過簡單的使用TSPC鎖存器就得到了UP+信號，其信號波形如圖7(b)。-UP信號為鎖存器的輸入；UP信號延時△t’得到的UP_delay信號作為TSPC鎖存器的時鐘信號。同理可得DN+信號。但需要注意的是，延時△t’必須大于重疊脈沖的寬度△t，避免在重疊脈沖期間產生一個短脈沖信號。

需要注意的是，一旦偏置電容充電達到一定值，就只能靠漏電來完成降壓，而這個過程十分緩慢，那么當參考輸入與輸出反饋信號的頻率/相位相差不大時，就會導致偏置電壓Vb過大，因而需要動態調整偏置電容的端電壓。我們的解決方案是，通過開關將偏置電容與一個流過固定電流的二極管連接的MOS管相接，在UP+、DN+均為低電平時，偏置電容放電，隨著低電平時間的長短不同，偏置電容的端電壓也將對應不同的值。完整的電路如圖8所示。

4 系統啟動優化

系統啟動優化是為了縮短PLL系統從上電啟動到輸出穩定頻率的時間。

改進的原理，是在上電瞬間產生一個從低電平到高電平躍遷的RST信號，以控制對電荷泵電容的充電，使其在極短的時間內上升到Vctrl_init，我們設定，在Vctrl_init電壓下，VCO輸出信號頻率為整個頻率調整范圍內的中間值。

電路如圖9所示。RST信號控制一個PMOS管，在上電初期，對電荷泵電容進行大電流充電。仿真結果如圖10所示，電荷泵電容的端電壓Vctrl在750ns時上升到1.7v。

5 仿真結果

綜合以上兩種改進，我們設計了PLL整體電路并進行了系統仿真。

圖11是偏置電容端電壓的波形，圖中尖銳的上升沿表示UP+或DN+信號打開開關對偏置電容進行充電；短時間尖銳的下降沿表示UP+或DN+信號自身高電平間短暫的時間間隔；a處平滑的下降沿表示UP+或DN+信號的間隔比較大；b處的下降沿最后趨于平整，表示進入了恒定電荷泵電流調節的模式。由此可見，偏置電路很好地實現了對偏置電容端電壓的調整。

在參考頻率為25MHz的情況下，電荷泵改進前、后PLL的鎖定時間如圖12、圖13所示，改進后鎖相環的鎖定時間減少為改進前的1/2，而且穩定時的振鈴也更為平坦。

5 結論

與構造兩個電荷泵來實現快速充放電的方式相比，本文所用的連續控制電荷泵電流的方式，對Vctrl的調節更加合理，并且減少了MOS管數目，降低了功耗，在添加啟動優化的電路后，通過在極短時間內提升Vctrl電壓的方式，使得鎖定時間的大大減少。