引言

如果告訴便攜式電子設計人員有一種低功耗數字器件能使他們利用軟件程序來重新配置硬件工作，他們中的十個會有九個認為這是某種微控制器。這是可以理解的。豐富的特性和封裝、大量的軟件開發(fā)工具，以及龐大的應用代碼庫，無處不在的微控制器幾乎能夠用在所有便攜式應用中。然而，隨著低功耗CPLD的出現，設計人員有了新的選擇來實現以前由微控制器完成的功能。

本白皮書討論什么時候適合采用CPLD來替代微控制器，什么時候可以采用CPLD作為微控制器的輔助器件。根據其功能和復雜程度，本白皮書中的例子可以分成三類。第一類是I/O管理，主要針對引腳級應用。第二類是端口管理，重點是器件之間的各種接口。第三類是系統(tǒng)管理，面向使用引腳或者端口來控制系統(tǒng)級功能的應用。

第一次接觸可編程邏輯的設計人員會發(fā)現CPLD設計在很多方面和傳統(tǒng)的微控制器設計類似。下面簡單說明CPLD設計流程：

1 利用軟件開發(fā)工具，采用Verilog或者VHDL等高級語言編寫設計。

2 對設計進行仿真，以驗證功能是否正確。

3 驗證是否滿足資源占用和時序通路等物理要求，將設計“適配”到CPLD中。

4 對設計進行仿真，以驗證時序是否正確。

5 設計被編程至物理器件中。

一個主要不同是復雜的在電路仿真器功能，以驗證微控制器。然而，一旦理解了可編程技術的細微差別后，微控制器設計人員便能夠很好地進行CPLD設計。

CPLD替代微控制器的實例

以下部分介紹了CPLD能夠有效替代微控制器的某些應用。

I/O管理

當考慮是使用CPLD還是微控制器來進行I/O管理時，所需要的I/O數量和類型是兩個關鍵因素。微控制器的好處是體積小而且價格低，當然還有大量的小型低成本微控制器供設計人員選擇。然而，如果某一應用需要大量的通用I/O，那么CPLD在成本上通常可以和微控制器相競爭。小型低成本微控制器一般受限于串口，它最多有幾個通用I/O引腳。

設計人員發(fā)現，I/O數量較多的微控制器體積也不小，而且價格也昂貴。而另一方面，CPLD趨于有較多的I/O；小外形封裝CPLD有50多個I/O是比較常見的。例如，5mm x 5mm封裝的Altera？ MAX？ IIZ EPM240Z CPLD有80個I/O。除了I/O數量優(yōu)勢以外，一般情況下，CPLD要比微控制器更加靈活。除了某些例外，大部分CPLD I/O都能夠用于任意目的。

可編程電平轉換

很多產品都需要使用電壓不同的各種邏輯器件。為支持多電壓應用，設計人員要經常連接不同電平的器件。而采用微控制器幾乎不可能實現這一切，因為微控制器的I/O資源數量有限，一般采用一個電壓源工作。而CPLD有大量的I/O，并分成多個塊。相應的為每個I/O塊分配一個電壓源。因此，開發(fā)電平轉換器只需要將一個塊中一種電壓的所有I/O分在一起，將相關的電壓參考連接到這些I/O所需的電源上（圖1）。使用CPLD不但能夠很好地完成電平轉換，它更大的優(yōu)勢在于和電平轉換相結合的可編程功能。例如，如果某一應用需要LCD顯示器，但主處理器并不支持這種顯示器，而且電平不同，那么可以采用CPLD來實現主處理器和LCD顯示器之間的電平轉換時序控制功能。

圖1. 使用MAX IIZ CPLD來進行電平轉換

脈沖寬度調制

一般而言，設計人員針對某一功能選擇一款微控制器，例如脈沖寬度調制（PWM），這些功能也可以采用CPLD來實現。在PWM中，方波的時間周期不變，而信號保持高電平的時間在變化或者受到調制。這樣，信號的占空比（tON）是變化的。PWM為數字系統(tǒng)中的模擬電路控制提供了有效的方法。便攜式應用中常用的一種方法是利用PWM來調節(jié)LED的亮度。

CPLD并沒有專用PWM電路，但是實現PWM輸出并不難。例如，MAX IIZ CPLD的內部振蕩器可以用作頻率源，計數器可以用于調制所產生的頻率。

模數轉換器

設計人員經常選擇微控制器來實現模數轉換器（ADC）。然而，在某些情況下，例如鍵盤解碼，可能不需要ADC。

圖2所示為一個基本開關陣列和ADC。在VCC和GND之間串聯(lián)了一組電阻，每個電阻抽頭和公共極上連接了一個開關。如果開關接通，電路產生一個和電阻堆中開關位置成比例的電壓信號。要在數字系統(tǒng)中使用，模擬信號必須轉換為數字值，通常選用含有內置ADC的微控制器來實現這一功能。

圖2.模擬鍵盤陣列

然而，CPLD也是一種選擇。加入一個簡單的低成本外部電容后，MAX IIZ CPLD可以利用其內部振蕩器、施密特觸發(fā)器I/O以及高密度算法可編程邏輯架構來完成模數轉換（1）。

上電排序

MAX IIZ器件針對大量的系統(tǒng)管理功能進行了優(yōu)化，例如多電壓系統(tǒng)上電和系統(tǒng)復位上電排序功能，以及片選信號生成等。這兩類應用一般集成在一個非易失、瞬時接通器件中。多電壓系統(tǒng)上電排序功能需要采用瞬時接通器件，該器件能馬上管理PCB上其他器件的上電順序。因此，相對于在毫秒量級上電的微控制器，能夠在幾微秒內上電的CPLD是上電排序功能更好的選擇。

圖3所示為典型的MAX IIZ器件上電排序應用。隨著電路板密度以及電路板電源層數的增加，上電排序變得越來越復雜。MAX IIZ CPLD能夠輕松管理系統(tǒng)復雜程度不同的上電排序。多電源供電支持不同的器件，需要采用控制邏輯來管理每一器件的上電順序。為確保在上電期間不會出現對總線信號的意外驅動，也需要MAX IIZ器件來控制關鍵總線信號，直至上電完成。JTAG端口監(jiān)視上電順序，存儲上電時的錯誤和信息。它還可以用于在調試階段設置上電排序斷點。

圖3. 利用CPLD實現上電排序

看門狗定時器

很多系統(tǒng)管理應用需要采用定時器。設計人員可能會吃驚地發(fā)現CPLD可以用于實現通常由微控制器完成的定時器功能。利用幾個分立電容、電阻、二極管和金屬氧化物半導體場效應晶體管（MOSFET），設計一個簡單但是有效的電阻電容（RC）定時器電路，周期性的對CPLD上電。在圖4的實例電路中，設置RC值來建立一個10秒定時器。可以利用三個外部電容（C1、C2和C3）來擴展這一基本定時器，三個電容被用于建立一個簡單的非易失二進制計數器。這樣，在MAX IIZ EPM240Z CPLD中利用19％的邏輯就可以完全實現從10秒到80秒的間隔周期（2）。

圖4. 為MAX IIZ CPLD開發(fā)基于定時器的上電電路

CPLD和微控制器結合使用的實例

CPLD并不總是和微控制器相競爭。在以下幾個例子中，CPLD是微控制器優(yōu)異的輔助器件。

GPIO引腳擴展

在常見的通用I/O（GPIO）引腳擴展應用中，設計人員把低成本小型微控制器的可編程功能和CPLD的通用IO資源結合起來使用。CPLD構建一組內部寄存器，微控制器通過I2C或者SPI等串口來訪問這些寄存器（圖5），使微控制器能夠使用現有的I/O資源來擴展其I/O總數量。利用擴展I/O，設計人員還可以使用CPLD進行電平轉換，從而提高了CPLD的實用性（3）。

圖5. GPIO引腳擴展

端口管理

便攜式應用設計人員經常需要連接具有不同I/O接口的器件。這一功能被稱為橋接，因為采用CPLD來構成不同接口之間的“橋”。這一節(jié)介紹三個這樣的例子：

串行至串行 - I2C至SPI

串行至并行 – SPI器件（串行）至主處理器（并行）

并行至并行 - 主處理器至CF+

在每一例子中，有幾個原因表明為什么CPLD是優(yōu)于微控制器的選擇。一個原因是微控制器不能有效地提供需要的I/O數量。采用微控制器不一定能滿足接口需要的性能。此外，在微控制器中實現這些功能要比在CPLD硬件中復雜得多。

串行至串行轉換

圖6所示為采用CPLD來橋接兩種不同的串口：I2C和SPI。這一設計可以在MAX IIZ EPM240Z CPLD中實現，使用了大約43％的邏輯和6個I/O引腳（4）。

圖6. 利用MAX IIZ CPLD實現I2C至SPI接口

串行至并行轉換

圖7所示為主處理器和SPI主機的接口，使用CPLD來實現串并轉換接口。這個例子建立一個主處理器總線接口和完整的SPI主機，可以在MAX IIZ EPM240Z CPLD中實現，占用了大約30％的邏輯和25個I/O引腳（5）。

圖7. 利用MAX IIZ CPLD實現主處理器至SPI接口

并行至并行轉換

在圖8中，CPLD被用于橋接兩種不同的并口。這一實例實現了Compact FLASH+器件的主處理器總線接口，在MAX IIZEPM240Z CPLD中實現，使用了大約54％的邏輯，以及45個I/O引腳（6）。

圖8. 利用MAX IIZ CPLD實現主處理器至CF+接口

傳統(tǒng)上，某些微控制器一直是低功耗電子設計人員的唯一“可編程”邏輯選擇。然而，隨著低功耗CPLD的推出，設計人員在便攜式應用上有了新的選擇。本白皮書的多個實例介紹了怎樣在便攜式應用中使用低功耗CPLD來替代或者擴展以前在微控制器中實現的多種功能。結果，低功耗電子設計人員在便攜式應用中擁有了另一套解決問題的工具，在設計創(chuàng)新產品時，能更好地選擇最佳器件。