本文分析了SPI 存儲器的結構特點和測試難點，提出了一種基于并行轉串行邏輯的SPI 存儲器算法圖形自動產生的方法，并以SPI EEPROM 芯片AT25HP512 為例，實現了測試程序開發。實驗證實，該方法可以克服SPI 存儲器地址算法自動產生的困難，對該類芯片測試具有通用性。

0 引言

串行存儲器大多采用I2C 或SPI 接口進行訪問，其中以SPI 接口的芯片最多，主要包括EEPROM、FLASH memory、FRAM等類型。與并行存儲器相比，串行存儲器引腳少、體積小、易于擴展、與單片機或控制器連接簡單、工作可靠，而且大多擁有掉電保持數據的特性，所以越來越多地用在各類電子產品和工業測控系統中。但SPI 存儲器所有輸入的內容全都由一個管腳完成，通用自動測試儀無法分辨這些信息類型，因此不便于實現地址自動算法產生，這給使用通用測試儀測試該類芯片帶來了很大難度。本文首先介紹了SPI 類串行接口存儲器的結構，進而以芯片AT25HP512 為例，講述了其工作原理及測試難點，最后提出了一種能應用于通用自動測試儀的SPI 存儲器測試方法。

1 SPI 串行接口存儲器的基本結構

1.1 SPI 總線的結構

SPI 是一種通用串行接口總線，字長為8 位或16 位，SPI接口利用SCK、SI 和SO 三根線進行數據讀/ 寫。其中，SCK 為時鐘信號，用于對數據傳輸的速率進行同步，在每一個SCK 周期，有一位數據移入或移出串行存儲器。SI 為串行數據輸入，用于輸入命令和數據。SO 為串行數據輸出，用于輸出狀態和數據。本文將以一種典型的SPI EEPROM AT25HP512 為例分析其結構及訪問方式。圖1 為AT25HP512 芯片的管腳定義，其他SPI存儲器通常也都有類似的管腳。

1.2 AT25HP512 的讀/ 寫方式

AT25HP512 容量64K 位，采取分頁存儲的結構，每頁128 位，既可隨機讀/ 寫數據，又可以以序列方式連續讀/ 寫。序列讀操作一旦執行，位地址可以自動增加，直到讀出所有單元；序列寫操作一旦執行，可以完成一頁的128 位寫。圖2 為AT25HP512頁寫操作的時序圖，利用該特性可快速完成數據的訪問。

2 使用自動測試儀測試SPI 存儲器的難點

2.1 數字集成電路自動測試儀的特點

自動測試儀（ATE），用于檢測集成電路功能的完整性。標準的數字ATE 可針對專用及通用數字電路提供高速、高通道數字控制、測試能力。芯片的測試程序通常會有許多個功能測試向量以測試不同的功能模塊，這些向量都會被加載ATE 內存中，以順序或并發方式被執行。在實際生產過程中，由于受ATE 內存大小（即圖形深度）的限制，如果向量過長，超過測試設備圖形深度，就要加載一段向量，測試一段向量，再加載一段向量，再測試。該做法會使測試成本大為增加，因此往往不允許多次加載，所有測試向量需要一次性加載或由算法自動產生，以保證測試的連續性。

2.2 存儲器測試特點

存儲器雖然邏輯結構簡單，但容量通常較大，而且由于存儲器各個存儲單元有可能出現相互打擾，即某個存儲單元的數據變化可能引起其他單元的變化，因此存儲器需要反復讀/ 寫的測試，測試向量的總長度往往超過ATE 的測試圖形深度。針對存儲器這種結構固定、可連續訪問、測試算法固定的器件，需要ATE 能根據算法自動產生測試圖形，用比較短的測試向量，按照固定地址產生邏輯自動完成有規律的地址變化，實現連續讀/寫操作。

通用ATE 一般都具備一組或多組地址產生器（APG），該單元模塊可完成地址保持（HOLD）、自加（INC）、自減（DEC）等操作，使用這些標準邏輯，就可以實現絕大多數的存儲器測試算法。以最常用的棋盤格測試算法為例。

如果順序寫測試程序，需要4N 的測試向量深度（N 為存儲器容量），但是用測試算法，每一步流程只需要幾條向量，全部只需要用幾十條向量就能完成，具體方法如圖3 所示。可見利用自動地址產生邏輯，可以實現極大深度的存儲器測試。

2.3 SPI 存儲器測試難點

上述方法可用于多數并行存儲器，但難以用于SPI 存儲器。

主要原因為：

（1）SPI 存儲器沒有獨立的數據總線和地址總線，所有輸入都由SI 這一根線完成，SI 除要發送地址外，還要發送數據和指令，無法獨立應用于地址操作，也就無法完成對地址的算法產生，如INC 等；

（2）SPI 總線通常應用8 位寄存器，為完成一個數據傳輸需要在8 個時鐘周期，由8 條向量串行執行，這就大大增加了向量的長度。因此，盡管ATE 有足夠的數據寬度，卻往往受限于數據位的深度不足，無法完成測試。

3 SPI 存儲器的測試實現方法

首先，SCK 信號要按測試需求產生測試時鐘，~CS、~WP 和~HOLD 給出相應控制信號。

其次，為了利用了測試儀的通道寬度，減少測試向量的深度，需要將串行發送的數據以并行的方式存儲于測試儀中。多數通用測試儀都設計了并行轉串行的邏輯模塊，即在多個通道上并行輸入數據，通過系統指令完成轉換，由一個通道將數據發送出來。如果ATE 不具備該功能，也可由外部邏輯實現。

最后，要最大限度地應用測試儀的AGP 模塊地址自動產生邏輯，將串行程序算法并行化處理，最終給出區別存儲器地址和其他輸入信息的控制邏輯。

3.1 棋盤格算法測試

以AT25HP512 棋盤格測試為例，串行SPI 存儲器測試可分為以下步驟。

（1）并行轉串行。存儲器待收發的數據和指令都以8 位并行的方式放置在內部寄存器中，因此要借助ATE 并行轉串行輸出功能，將8 個通道的數據從一個通道輸出。以并行轉串行指令PTOS 為例，PTOS 00000101,相當于從SI 引腳在8 個周期串行輸出0 0 0 0 0 1 0 1 ;

（2）將指令寄存的數據以8 位并行方式連接到測試通道上。

以讀狀態寄存器命令為例，SI 要輸出的數據連接到不同通道，再由并轉串邏輯電路輸出。讀出的結果與預期值進行比較。

表1 相當于執行了讀狀態寄存器命令RDSR,本例中讀回的預期結果為LLLLLLLL.

（3）設置狀態寄存器。發送寫狀態寄存器命令WRSR,設置存儲器為寫READY 狀態。

（4）將8 位地址線連接到AGP 相關的通道上。

（5）為了能在SI 引腳上既能輸出地址又能輸出指令和數據，要設置多路選擇單元，完成切換。切換控制位可以由通道位完成。圖4 為測試通道控制的寄存器輸入切換，控制位為0,SI引腳切換至地址線，控制位為1,SI 引腳切換至數據線和指令線。

應用該開關，就可以把需要使用算法的地址和不需要利用算法的指令和數據在通道上分開。

（6） 完成向存儲單元寫入數據的操作。表2 實現了連續寫一頁的函數PAGEWRITE 操作，從0 地址開始連續進行128 個寫操作，把00000000 和11111111 的棋盤格數據交替寫入一頁中。

（7） 利用AGP,實現頁地址遞增操作。每一頁寫都調用PAGEWRITE,每完成一次頁寫操作，頁地址自動加1,執行下一頁的寫操作，直到全部頁的寫操作完成。表3 為每調用一次單頁寫，頁地址自動加1 的操作。

（8） 讀并檢驗結果操作。與寫操作類似，給出讀指令和起始地址后，可連續讀出所有單元。

以上方法，首先完成了逐頁的連續寫操作，頁地址可自動遞增，每完成一次正向棋盤格（按0101 格式）寫操作后，再以0 地址為起始地址，完成整個器件地址自動遞增的連續讀操作。然后再按照相同的方法執行一次反向棋盤格（按1010 格式）的寫、讀，從而實現完整的棋盤格測試。

3.2 其他測試算法

在實際工程中應用最多的是存儲器測試法算法復雜度為N的測試算法，除棋盤格測試法外，較為常用的還有齊步法、列條圖形法和前進后退法等。應用這些算法測試SPI 存儲器都與棋盤格測試類似，只是AGP 自動產生算法的方式不同，本文不再詳述。

4 結語

本文分析了SPI 串行存儲器的結構和訪問方式，利用通用自動測試儀的并行轉串行指令，增加了選通控制邏輯，為ATMEL公司的SPI 串行存儲器AT25HP512 編寫了測試程序，該程序最終以二進制代碼的形式順序存儲于測試儀中。實驗證明，該方法可以克服SPI 存儲器地址算法自動產生的困難，對該類芯片測試具有通用性。