PCIe 發展歷程

PCIe 當今的發展狀況如何？PCI SIG 在 2017 年 9 月批準了 PCIe Gen4 規范 1.0 版。PCIe Gen5 規范已在 2018 年 4 月底升級到 0.7 版，并預計在 2018 年 9 月發布 0.9 版。與 Gen4 相比，Gen5 規范的發展更加迅速。如今，大部分新的設計活動仍以 PCIe Gen3 或 Gen4 為中心，現在深入探討 PCIe Gen5 設計還為時過早，所以目前我們將繼續基于 PCIe Gen3 和 Gen4 進行探討。

在深入探討之前，我要指出 PCIe Gen4 的一個有益特性，那就是它的時鐘抖動計算與 Gen3 相同。唯一的區別在于 PCIe Gen4 的抖動限值為 500fs rms，而 Gen3 是 1ps rms。這意味著如果您使用 PCIe Gen3 的計算方法來計算時鐘抖動，并且得到的結果低于 500fs rms，那么您就可以作為時鐘使用PCIe Gen4 。

PCIe 時鐘 vs. 網絡時鐘

我們首先從常用的 12kHz-20MHz 磚墻式濾波器開始，它時常與相位噪聲分析儀 (PNA) 一起用于測量網絡時鐘，見圖 1。線性縱坐標以 dBc/Hz 為單位（每個頻率下的載波分貝），對數橫坐標以 Hz 為單位。對于 PCIe 時鐘，載波是 100MHz 的時鐘。而以太網時鐘通常使用 156.25MHz 的頻率。

由簡要檢查可知，12KHz 和 20MHz 間的“通頻帶”內無衰減，如 0dBc 的水平線所示。12KHz 和 20MHz 處的垂直線完全衰減了通頻帶外的頻率。我們將這種垂直線稱之為“磚墻式”濾波器。這意味著抖動計算能夠包含通頻帶區域內的所有噪聲且排除通頻帶外的所有噪聲。這種濾波器對通頻帶內的所有噪聲內容具有同樣的敏感度。

圖 2 所示的是計算抖動前應用于 PCIe 時鐘抖動的濾波器組合。PCIe Gen3 和 Gen4 時鐘抖動是應用 64 個濾波器組合后獲得的最差值。這個最差值必須低于規范限值。

由圖 2 可知，與圖 1 中的 12KHz-20MHz 濾波器存在顯著區別。最明顯的區別是沒有“磚墻”。并且在 1MHz 以下存在每十倍頻程 20dB 的衰減。（說明：十倍頻程是用對數尺度表達的 10 次冪[104 到 105，105 到 106]）。這種衰減適用于共用時鐘系統，因為我們假定低頻噪聲是常見的，而且我們指定所有 PLL （時鐘 PLL 和 TX/RX PLL ）來跟蹤它。這意味著 PCIe Gen3 和 Gen4 與網絡系統相比，共用時鐘系統對低頻時鐘抖動不太敏感。此外，這也是為什么對于共用時鐘系統，優異的 PCIe 時鐘一般擁有相對較高的 12KHz-20MHz 的相位抖動。這也是為什么為共用時鐘系統指定的時鐘一般不能用于單獨的時鐘系統。（我們將在以后發表的文章中探討這個話題）。

下一個注意事項是 1MHz 以上的大部分噪聲都能通過濾波器。實際上濾波器在 1MHz 以上時相當平坦。這意味著 PCIe Gen3 和 Gen4 通用時鐘時序對高于 1MHz 的抖動最為敏感。

PCIe 時鐘抖動測量和網絡時鐘抖動測量間的另一個顯著差異在圖 2 中并不明顯。我們使用數字采樣示波器 (DSO) 而非 PNA 獲取時鐘周期或波形文件來計算 PCIe 時鐘抖動。主要原因是因為 PCIe 時鐘支持擴頻，但網絡時鐘不支持。而且傳統上 PNA 不能與在擴頻狀態的時鐘共同工作。

根據奈奎斯特定理 (Nyquist)，信號采樣能混疊所有信息直至 f/2。那么對于 100MHz 的 PCIe 時鐘，這意味著從 DSO 取得的文件包含了高達 50MHz 的有用信息。此外，這也意味著根據從 DSO 獲取的數據進行的 PCIe 時鐘抖動計算能一直計算到 50MHz。雖然在 1MHz 以上的濾波器大致在 -20dBc ，PCIe Gen3 和 Gen4 共用時鐘抖動最敏感的范圍是從 1MHz 一直到 50MHz ，如圖 3 所示。