引言

SPI總線(xiàn)系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。外圍設(shè)置FLASHRAM、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動(dòng)器、A/D轉(zhuǎn)換器和MCU等。SPI總線(xiàn)系統(tǒng)可直接與各個(gè)廠家生產(chǎn)的多種標(biāo)準(zhǔn)外圍器件直接接口，該接口一般使用4條線(xiàn)：串行時(shí)鐘線(xiàn)（SCLK）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線(xiàn)MISO、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(xiàn)MOSI和低電平有效的從機(jī)選擇線(xiàn)SS（有的SPI接口芯片帶有中斷信號(hào)線(xiàn)INT、有的SPI接口芯片沒(méi)有主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(xiàn)MOSI）。Altera公司的EDA設(shè)計(jì)工具中有自帶的SPI總線(xiàn)控制IP核，但目前介紹該IP核具體應(yīng)用的文獻(xiàn)不多，本文結(jié)合我們?cè)谖⑼队跋到y(tǒng)研究中的需求，給出了該SPI IP核的應(yīng)用實(shí)例。

1、 SPI核的工作原理

1．1 硬件結(jié)構(gòu)

SPI核的硬件結(jié)構(gòu)如圖1所示，主要由波特率分頻器、發(fā)送數(shù)據(jù)寄存器、接收數(shù)據(jù)寄存器、狀態(tài)寄存器和控制寄存器組成。波特率分頻器主要將Avalon的系統(tǒng)時(shí)鐘進(jìn)行分頻，SCK可以配置的頻率=Avalon系統(tǒng)時(shí)鐘頻率／（2的倍數(shù)）。

該IP核可以配置為主和從兩種模式。本設(shè)計(jì)為嵌入在FPGA中SPI核為主工作模式，可以控制最多16個(gè)從設(shè)備，如圖1所示的SEN0～SENl5。只有一個(gè)器件時(shí)，默認(rèn)為SEN0信號(hào)。SPI核傳輸?shù)臄?shù)據(jù)寬度是由用戶(hù)配置的，可在1～32位之間，當(dāng)一次數(shù)據(jù)傳輸結(jié)束之后SPI核發(fā)出一個(gè)中斷請(qǐng)求。

主要實(shí)現(xiàn)兩種傳輸邏輯（以主模式為例）：

①發(fā)送邏輯。待發(fā)送的數(shù)據(jù)由Avalon從端口送入發(fā)送數(shù)據(jù)寄存器，再移入移位寄存器中，SCK跳變沿到來(lái)時(shí)開(kāi)始數(shù)據(jù)傳輸（經(jīng)SDAT信號(hào)線(xiàn)發(fā)出，先移入的數(shù)據(jù)是高位還是低位，取決于SOPC Builder的配置）。

②接收邏輯。移位寄存器捕獲到完整的數(shù)據(jù)后，再將其移入接收數(shù)據(jù)寄存器中（由SDO信號(hào)線(xiàn)捕獲數(shù)據(jù)）。

1．2 軟件結(jié)構(gòu)

目前，在采用32位的軟核Nios II處理器中，提供了4層軟件開(kāi)發(fā)模式：Nios II系統(tǒng)硬件，驅(qū)動(dòng)程序?qū)樱布橄髮討?yīng)用程序接口（HAL API），應(yīng)用程序?qū)印PI核的應(yīng)用和軟件結(jié)構(gòu)如圖2所示。

2 、SPI核的庫(kù)函數(shù)及其使用

該IP核的APl函數(shù)為alt_avalon_spi_command（），其原型為：

flags——置1時(shí)表示執(zhí)行完該函數(shù)后，SS_N保持寫(xiě)／讀操作相同的電平；置0時(shí)表示執(zhí)行完該函數(shù)后，SS_N為寫(xiě)／讀操作相反的電平。

alt u8、alt u32分別是Altera系統(tǒng)中定義的8位、32位無(wú)符號(hào)數(shù)。

3、應(yīng)用實(shí)例

微投影光機(jī)得以量產(chǎn)化以來(lái)，其所應(yīng)用的相關(guān)技術(shù)也越受關(guān)注。這些技術(shù)可按照顯示元件的不同約分為三大類(lèi)別，一為德州儀器（TI）所主導(dǎo)的DLP；二為以3M為代表的LCOS；三為以Microvision 為主導(dǎo)的MEMS激光掃描。

本設(shè)計(jì)使用的是鎂光公司的MT7DPWV2F鐵電硅基液晶（FLCOS），F(xiàn)LCOS比一般的LCOS在色彩對(duì)比度、液晶像素響應(yīng)時(shí)間方面更為出色。該芯片的主要參數(shù)：像素分辨率為852×480，顏色深度24位，對(duì)比度300：1，光學(xué)鏡面反射率63％，尺寸23.4mm×9.8 mm×3．6 mm，功耗僅為75 mW。

圖3為微投影系統(tǒng)視頻處理與控制SOPC系統(tǒng)示意圖，總線(xiàn)上掛接了包括微處理器、Flash控制器、SDRAM控制器等。復(fù)合視頻信號(hào)經(jīng)過(guò)硬件解碼后進(jìn)入視頻處理模塊（完成去隔行處理、色空間轉(zhuǎn)換等功能），SPI控制器模塊和顯示控制器模塊一起控制片外的FLCOS芯片。FLCOS產(chǎn)生的圖像經(jīng)過(guò)光學(xué)引擎放大，投影到屏幕上面來(lái)。

該FLCOS芯片有數(shù)十個(gè)可配置的內(nèi)部寄存器，根據(jù)具體應(yīng)用的需求，有4個(gè)寄存器是必須初始化配置的。

①休眠控制寄存器（地址為0x06）。如圖4所示，該寄存器默認(rèn)值為00H，需要將bit3位改為1，芯片才能從睡眠模式進(jìn)入工作模式。

②同步信號(hào)極性控制寄存器（地址為0x02）。如圖5所示，該寄存器默認(rèn)值為C0h，將其bit7、bit6兩位改為0，以符合顯示時(shí)序控制器同步信號(hào)高電平有效的時(shí)序要求。

③LED輸出控制寄存器（地址為0x05）。如圖6所示，該寄存器默認(rèn)值為09h，需要將bit5、bit6改為1，從而芯片能發(fā)出高電平有效的LED驅(qū)動(dòng)信號(hào)，bit3到bit0默認(rèn)為9h表示圖像的伽馬值為2．1。

④像素時(shí)鐘控制寄存器（地址為0x0f）。如圖7所示，默認(rèn)值為40h，該寄存器需要配置為像素時(shí)鐘大小的2倍。由于本設(shè)計(jì)使用的像素時(shí)鐘為27 MHz，27×2=54，轉(zhuǎn)為十六進(jìn)制數(shù)即為36h。

FLCOS芯片的初始化過(guò)程如圖8所示。上電后，芯片進(jìn)入睡眠狀態(tài)，就需要對(duì)芯片進(jìn)行SPI初始化配置，即對(duì)微投影寄存器進(jìn)行寫(xiě)操作，其時(shí)序如圖9所示。讀操作時(shí)要求器件地址（共8位）的最高位為1，寫(xiě)操作時(shí)要求器件地址（共8位）的最高位為0。

作為SPI驗(yàn)證的例子，先向微投影芯片地址為0x06的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)0x08后再?gòu)闹凶x出，并通過(guò)QuartusII內(nèi)嵌的SignalTap II邏輯分析工具捕獲如下信號(hào)，依次為SPI片選信號(hào)SEN0、時(shí)鐘信號(hào)SCK和數(shù)據(jù)信號(hào)SDAT、SD0。結(jié)果顯示，所得到的這一寫(xiě)入、讀出過(guò)程時(shí)序與圖9要求的芯片寫(xiě)入、讀出時(shí)序一致。

芯片的初始化代碼如下：

4、結(jié)語(yǔ)

SPI IP核作為自定義組件加載到SOPC系統(tǒng)中，應(yīng)用于微投影芯片上并實(shí)現(xiàn)其初始化。SPI接口十分廣泛，本文著重講解了如何配置芯片的寄存器使其工作，并通過(guò)實(shí)例清楚的闡述，實(shí)驗(yàn)表明該IP核配置靈活，便于移植。

責(zé)任編輯：gt