英特爾至強(qiáng)融核協(xié)處理器主要包括處理核心、高速緩存、內(nèi)存控制器、PCIe客戶端邏輯和帶寬極高的雙向環(huán)形互連。每個(gè)核心配有專用的二級(jí)高速緩存,它由全局分布的(global-distributed)標(biāo)簽目錄保持完全一致.該內(nèi)存控制器和PCIe客戶端邏輯分別向協(xié)處理器上的GDDR5內(nèi)存和PCIe總線提供一種直接接口。所有這些組件都由環(huán)形互連連接在一起。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
Intel? Xeon? & Xeon? Phi? Webinar:
This two day webinar series introduces you to the world
發(fā)表于 10-19 07:15
?2101次閱讀
Intel? Xeon? & Xeon? Phi? Webinar:
This two day webinar series introduces you to the world
發(fā)表于 10-19 07:17
?2189次閱讀
Intel? Xeon? & Xeon? Phi? Webinar:
This two day webinar series introduces you to the world
發(fā)表于 10-19 07:19
?2334次閱讀
Welcome and Introduction, Intel? Xeon Phi? coprocessor, Part 1
發(fā)表于 10-18 03:25
?2399次閱讀
Optimizing for the Intel? Xeon Phi? coprocessor, Part 4
發(fā)表于 10-17 06:30
?2010次閱讀
Optimizing for the Intel? Xeon Phi? coprocessor, Part 3
發(fā)表于 10-17 06:30
?2369次閱讀
Optimizing for the Intel? Xeon Phi? coprocessor, Part 5
發(fā)表于 10-17 06:20
?2366次閱讀
Intel? Xeon? & Xeon? Phi? Webinar:
This two day webinar series introduces you to the world
發(fā)表于 10-17 06:15
?1584次閱讀
Optimizing for the Intel? Xeon Phi? coprocessor, Part 6
發(fā)表于 10-17 06:05
?1586次閱讀
Part 4 of 4 - Intel? Xeon Phi? coprocessor hardware and software architecture introduction
發(fā)表于 10-15 03:45
?2245次閱讀
Intel? Xeon? & Xeon? Phi? Webinar:
This two day webinar series introduces you to the world
發(fā)表于 10-15 03:03
?2292次閱讀
Intel? Xeon? & Xeon? Phi? Webinar:
This two day webinar series introduces you to the world
發(fā)表于 09-10 06:00
?3152次閱讀
第2部分,共4部分 - 英特爾?至強(qiáng)融核?協(xié)處理器
發(fā)表于 10-30 06:14
?3769次閱讀
第1部分,共4部分 - 英特爾?至強(qiáng)融合?協(xié)處理器
發(fā)表于 10-30 06:10
?5308次閱讀
性能驗(yàn)證-ON-Intel的Xeon的處理器和Xeon的PHI-協(xié)處理器簇
發(fā)表于 11-07 06:36
?3914次閱讀
評(píng)論