為了滿足現代通信系統對傳輸速率和帶寬提出的新要求。人們不斷地推出一些新的數字調制解調技術。正交幅度調制解調（quadrature ampli-tude modulation and demodulation）就是一種高效的數字調制解調方式。與其它調制技術相比，這種調制解調技術能充分利用帶寬，且具有抗噪聲能力強等優點。因而在中、大容量數字微波通信系統、有線電視網絡高速數據傳輸、衛星通信等領域得到廣泛應用。

1 16QAM調制原理

一般情況下，正交振幅調制的表達式為：

式中，A是固定振幅，（dm，cm）可由輸入信號確定。（dm，cm）則可決定已調QAM信號在信號空間中的坐標點。16QAM正交振幅調制系統組成框圖如圖1所示?；鶐盘柦涍^串并變換后轉化為IQ兩路并行數據流，該并行數據流的寬度為4 bit，其中高位的1 bit映射到內外圓，低位的3bit映射到內（外）圓上，這樣就形成如圖2所示的星型星座圖。差分編碼后的數據經過成型濾波器后和相互正交的正弦或余弦載波進行調制，被調制后的IQ路正交信號再進行矢量相加，即可形成調制信號輸出。

2 16QAM調制器的FPGA實現

16QAM調制器可在ALTERA公司的CYCLONE系列芯片EPlC6Q240C8上實現，EDA工具是與之配套的QUARTUS II 4.2軟件。在設計中，底層設計可使用Verilog HDL語言來實現，頂層設計則采用原理圖方式實現，其頂層設計圖如圖3所示。

2.1 時鐘分頻模塊

時鐘分頻模塊FD利用N分頻器對2 MHz系統時鐘信號進行N分頻，以產生調制器模塊所需的工作時鐘。N分頻器是由模N／2計數器實現的，分頻輸出信號模N／2可自動取反，以產生占空比為1：1的時鐘信號。由于信號源產生的基帶信號為16bit并行數據，其速率為32 kbps，經并串轉換后的4 bit并行數據速率為128 kbps，所以，本設計還采用了16分頻器和64分頻器。同時還設計了2分頻器，三個分頻器可分別產生1 MHz時鐘、128kHz時鐘和32 kHz時鐘。

2.2 并串轉換模塊

并串轉換模塊PS可通過4級鎖位寄存器來實現。并行16位的輸入數據按照并行4位的格式串行輸入到差分編碼模塊。

2.3 差分編碼模塊

差分編碼模塊DC在調制器中的作用是通過編碼和信號映射把二進制比特數據轉換為具有幅度和相位特性的數據，然后把這些數據送到后面的模塊中進行調制。

根據星型16-QAM星座圖的特點，這里規定每個碼元由四個比特組成。其差分編碼規則是：每個碼元的第一個比特通過差分方式來改變QAM相量（即圖1中從坐標原點指向每個信號的矢量）的振幅。如輸人的該比特為“1”，則將當前碼元的相量振幅改變到與前一個碼元的相量振幅不相同的振幅環上。若輸入的該比特為“0”，則使當前碼元的相量振幅與前一碼元相同。每個碼元中的其余三個比特則通過Gray差分相位編碼的方法來改變信號的相位。也就是說，通過Gray編碼來改變當前碼元信號相量與前一碼元信號相量的相位差（即相對相位）。這些比特數據與相位差的關系如表1所列。

根據上述規則，即可通過對第一個比特的編碼來得到碼元的振幅（Ai，i=1，2），而通過對剩余三個比特的編碼則可得到當前碼元的相對相位。把前一碼元的絕對相位加上當前碼元的相對相位，就可以得到當前碼元的絕對相位（θi，i=0，1…7）。這樣，就可以得到第k個碼元經過差分編碼后的輸出脈沖值Aiejθi（I路的輸出值為，Aicos（θi）Q支路的輸出值Aisin（θi））。

在FPGA實現差分編碼的模塊中，比特數據經過編碼可得到振幅值和相位值。然后利用上述兩個值作為地址，并通過查ROM表的方法就可得到輸出脈沖值。因為與直接法相比，用查表法進行設計不涉及正余弦運算，也不需要進行乘法運算，因而程序執行速度快。同時，由于需要存儲的脈沖值只有16種，所以不會占用FPGA太多的資源。

2.4 內插模塊

差分編碼模塊的輸出數據速率是128 kbps，而在實現DDS的器件AD9857中設定的輸人數據速率是1Mbps，為了使兩者速率匹配，設計時可采用內插方法來實現。

內插模塊IS的設計可采用最簡單的實現方法，即在數據之問插零。零的個數N由內插前后數據的速率決定，本設計中N=7。內插模塊可通過數據鎖存器和計數器來實現。

2.5 成型濾波模塊

內插模塊IS的設計采用“插零”處理會導致碼間干擾和帶外輻射增大。為了減小其對信號解凋的影響，設計中應加入成型濾波模塊。

在該模塊設計中，濾波器的抽頭系數可根據濾波器的沖擊響應公式并通過Matlab仿真求得。仿真參數設定為：滾降因子α=0.35，濾波器長度N=51，一個符號周期內點的個數M=8。濾波器的實現可采用并行結構，每階都有自己的乘法器，用于接收輸入數據，并將其與抽頭系數相乘。

2.6 載波正交變換

本設計中，16-QAM調制器中的載波正交變換并不是在FPGA中實現的，而是采用數字上變頻器代替。這是因為調制系統的中頻載波為36.864 MHz，經過內插濾波后，該輸出信號頻率可達百兆赫茲以上，這樣的頻率會使FPGA無法穩定工作。為此，本設計采用了專用DDS芯片AD9857來保證FPGA能夠正常穩定的工作。

3 硬件測試

本沒計的測試結果如圖4和圖5所示。從圖4可看出：在系統碼元之間，相位跳變分明，所得到的波形就是實際的調制波形。圖5為信號頻譜圖，縱坐標每格10 dB，橫坐標每格300 kHz，信號帶外衰減大于30 dB。由圖5可知，該系統的帶寬大約為200 kHz，能完全滿足預期設計要求。

4 結束語

多進制正交振幅調制由于具有很高的頻譜利用率，而被廣泛應用在中、大容量數字微波通信系統的載波鍵控方式之中。特別是當MQAM在未來4G移動通信采樣以OFDM為主導技術的基帶調制中，它將成為實現大容量的重要調制技術。本文利用EDA技術來實現16QAM調制器的設計是現代數字通信與EDA技術相結合的一個典型應用，這種電子設計的自動化方法也必將在數字通信領域得到廣泛的應用。