1、前言

短波發(fā)射主要用于各廣播電臺(tái)之間，各核潛艇之間的相互通信。發(fā)射機(jī)主要由電控邏輯裝置、過荷保護(hù)裝置、頻率預(yù)置和自動(dòng)調(diào)諧裝置等組成。為了保證發(fā)射機(jī)能工作在所需的頻率值，必須對(duì)高頻回路進(jìn)行精密調(diào)諧；原來的調(diào)諧控制單元是由大量電位器、繼電器構(gòu)成，采用繼電器邏輯控制方式，用繼電器的接點(diǎn)組合成邏輯功能，硬件電路多而復(fù)雜，可靠性低。

本設(shè)計(jì)采用現(xiàn)場(chǎng)可編程門陣列來完成電子系統(tǒng)集成化，以使整個(gè)系統(tǒng)達(dá)到高可靠性、高集成度、優(yōu)品質(zhì)、低成本、微功耗、小體積的目的，以便實(shí)現(xiàn)對(duì)電臺(tái)的遠(yuǎn)程監(jiān)控和管理。

2、系統(tǒng)設(shè)計(jì)

一般短波發(fā)射機(jī)具有“手動(dòng)”、“預(yù)置”、“半自動(dòng)”、“自動(dòng)”四種調(diào)諧方式，本論文主要討論自動(dòng)調(diào)諧方式的設(shè)計(jì)。

2．1 系統(tǒng)的組成及工作原理

自動(dòng)調(diào)諧是指在調(diào)諧過程中根據(jù)當(dāng)前發(fā)射機(jī)的工作頻率，精確地將各個(gè)調(diào)諧元件調(diào)到與該頻率相對(duì)應(yīng)的過程。

整個(gè)系統(tǒng)有粗調(diào)、細(xì)調(diào)兩部分構(gòu)成， 調(diào)諧元件均為電感線圈和真空可變電容等，改變其機(jī)械轉(zhuǎn)動(dòng)圈數(shù)即可改變其電氣參量。通過電機(jī)帶動(dòng)被調(diào)元件轉(zhuǎn)動(dòng)，即可實(shí)現(xiàn)被調(diào)元件的電氣參量相應(yīng)改變。而被調(diào)元件的位置信息是通過與該元件機(jī)械聯(lián)動(dòng)的跟蹤電位器的中心抽頭電壓體現(xiàn)的。在EEPROM中存儲(chǔ)有發(fā)射機(jī)在不同工作頻率下多路調(diào)諧元件所對(duì)應(yīng)的最佳位置信息。調(diào)諧過程為：從EPROM中取出該頻率所對(duì)應(yīng)的每一個(gè)調(diào)諧元件位置信息送給FPGA;FPGA同時(shí)從A/D轉(zhuǎn)換器中讀回各調(diào)諧元件當(dāng)前所處的位置信息，將二者位置信息進(jìn)行比較，由FPGA的判斷邏輯按其差值的大小和極性來控制步進(jìn)電機(jī)的轉(zhuǎn)速和方向，直至二者的差值為零，即達(dá)到所調(diào)頻率的位置。這種自動(dòng)調(diào)諧方式只是粗調(diào)，對(duì)于精確定位的，還需要進(jìn)行細(xì)調(diào)，細(xì)調(diào)誤差信號(hào)由鑒相器和鑒阻器給出。

系統(tǒng)中除A/D （MAX127八路12位轉(zhuǎn)換器）外，其他所有的功能都集于FPGA中。

2．2 控制單元

在本設(shè)計(jì)中調(diào)節(jié)的執(zhí)行機(jī)構(gòu)選擇的是步進(jìn)電機(jī)，步進(jìn)電機(jī)的角位移量與輸入脈沖嚴(yán)格成正比關(guān)系，具有良好的開環(huán)跟隨性，沒有累計(jì)誤差，定位精度高、動(dòng)態(tài)響應(yīng)、反向快，而且通過驅(qū)動(dòng)器的細(xì)分，其性能可以大幅提高。

自動(dòng)調(diào)諧主控單元所采用的FPGA是FLEX10K，其擁有獨(dú)特的邏輯實(shí)現(xiàn)結(jié)構(gòu)—嵌入式陣列和邏輯陣列，每個(gè)嵌入式陣列由EABs組成，這些EABs可以非常靈活地實(shí)現(xiàn)ROMs、同步和異步FIFOs、雙口RAM等，并可實(shí)現(xiàn)在線重配置。本系統(tǒng)采用自頂向下的設(shè)計(jì)方法，由多個(gè)具有特殊功能的邏輯宏單元構(gòu)成。

主要模塊如下：

（1）時(shí)鐘脈沖發(fā)生器宏單元：對(duì)于輸入為16MHZ的標(biāo)準(zhǔn)工作頻率，通過計(jì)數(shù)方式使其16、10分頻等，直至產(chǎn)生0.5HZ的標(biāo)準(zhǔn)時(shí)鐘脈沖輸出。0.5HZ—1MHZ的時(shí)鐘輸出以備適用于不同觸發(fā)器的時(shí)鐘頻率。

（2）碼制轉(zhuǎn)換宏單元：對(duì)A/D采集的數(shù)據(jù)進(jìn)行轉(zhuǎn)換、送顯示。

（3）工作頻率檢測(cè)宏單元：設(shè)計(jì)它的目的是為了檢測(cè)實(shí)際工作頻率是否合乎標(biāo)準(zhǔn)。通過八個(gè)計(jì)數(shù)器一秒內(nèi)累計(jì)的脈沖數(shù)來檢測(cè)實(shí)際高頻信號(hào)的工作頻率，八個(gè)計(jì)數(shù)器可檢測(cè)最高幾十兆的工作頻率。

（4）預(yù)置位置宏單元：預(yù)置位置宏單元輸出調(diào)諧元件的理論位置信息。此外，還有地址輸出宏單元、步進(jìn)電機(jī)正/反轉(zhuǎn)宏單元和八路選擇自鎖宏單元等。

以下是步進(jìn)電機(jī)控制宏單元的設(shè)計(jì)：由位置預(yù)置值與實(shí)際位置值之差來控制電機(jī)的正反轉(zhuǎn)；并可以控制電機(jī)的轉(zhuǎn)速（步進(jìn)電機(jī)采用細(xì)分控制），如當(dāng)預(yù)置值和實(shí)際值最高八位不等時(shí)，控制電機(jī)以高檔速度轉(zhuǎn)動(dòng)；當(dāng)最高八位相等而D4—D7四位不等時(shí)，控制電機(jī)以次高檔速度轉(zhuǎn)動(dòng)，以此類推根據(jù)不同的比較結(jié)果按不同的速度進(jìn)行快速的調(diào)整。其部分VHDL描述語言實(shí)現(xiàn)如下：

entity tiaosu is

port（

kzw:in std_logic;--啟動(dòng)信號(hào)

sjz:instd_logic_vector（15downto0）;

--A/D轉(zhuǎn)換后的實(shí)際值

llz:instd_logic_vector（15 downto 0）;

--EPROM中存放的理論值

fz:out std_logic;--反轉(zhuǎn)輸出，高電平有效

zz:out std_logic;--正轉(zhuǎn)輸出

tsm1:out std_logic;--電機(jī)轉(zhuǎn)速快慢控制

tsm0:out std_logic

）;

end tiaosu;

architecture func of tiaosu is

signal a:std_logic_vector（15 downto 0）;

--存實(shí)際值

signal b:std_logic_vector（15 downto 0）;

--存理論值

signal c:std_logic_vector（15 downto 0）;

--存差值

begin

process（kzw，sjz，llz）

begin

if kzw=‘1’ then; ab then ;

fza then ;

fz

3、結(jié)束語

通過FLEX10K及高速A/D實(shí)現(xiàn)的自動(dòng)調(diào)諧系統(tǒng)，可以做到自動(dòng)運(yùn)行、自動(dòng)紀(jì)錄、自動(dòng)開關(guān)機(jī)、自動(dòng)報(bào)警等，提高了工作效率和工作質(zhì)量，并可以實(shí)現(xiàn)對(duì)電臺(tái)的遠(yuǎn)程監(jiān)控與管理，達(dá)到對(duì)電臺(tái)的有效監(jiān)控。