頻率邏輯筆,Logic test circuits
關鍵字：CD4093,邏輯測試電路
電路如圖所示。由4個二輸出端與非門，一只晶體管組成，并采用壓電陶瓷蜂鳴器發聲，根據音調不同判斷被測邏輯狀態。
電路原理：電路中由與非門ICB、R3、C1組成“0”振蕩器，與非門Icc、H4、C2組成“1”振蕩器，R3、C1或R4、C2取值不同時，振蕩器的頻率也不同。ICB的⑤腳和ICC的⑦腳是控制端，加高電平“1”時振蕩器工作，輸出矩形波。該邏輯筆的檢測狀態為：(1)當探針T未檢測或檢測到“懸空”狀態時，I—CA輸出“0”(一般認為邏輯門輸入端開路時，輸入為“1”)。同時VT截止，ICC的⑦腳被R2下拉為“0”，“0”振蕩器和“1”振蕩器均停振，ICD無輸出，蜂鳴器HTD不發聲：(2)當探針T檢測到“0”時，VT截止，Icc的⑦腳為“0”，“1'’振蕩器不工作。同時，“0”信號經ICA反相后使ICB的⑤腳為“1”，“0”振蕩器起振，產生較低頻率(以200Hz～600Hz為宜)的矩形波振蕩信號，通過ICD驅動HTD發出低頻鳴響；(3)當探針T檢測到“1”時間，經ICA反相使ICB的⑤腳為“0”，“0”振蕩器不工作，此時VT導通，Icc的⑦腳為“1”，“1”振蕩器起振。以1000Hz-1500Hz為宜的振蕩信號，經ICD驅動HTD發出高頻鳴響：(4)當探針T檢測到“CP”脈沖時，相當于“0”、“1”交替輸入，“0”振蕩器和“1”振蕩器輪流輸出，HTD產生高、低頻率的混合鳴響。 元件選用：ICA—ICD選用帶施密特觸發器的二輸入端與非門集成電路CD4093，其內含有4個二輸入端與非門，故可滿足要求。VT選用3DG8D．取β=80～120，HTD使用27A-1型壓電蜂鳴器，圖中的+5V、GND分別接被測電路的電源和地。
作者：沈左
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
發布評論請先 登錄
相關推薦
【米爾-Xilinx XC7A100T FPGA開發板試用】Key-test
硬件：
一Xilinx XC7A100T FPGA開發板
二12V電源適配器
三下載器
四 win10筆記本
軟件：
一Vivado （指導手冊有詳細的安裝下載流程）
二官方按鍵示例工程
按鍵示例
發表于 01-09 16:08
時序邏輯電路的基本概念、組成、分類及設計方法
Logic Circuit）是一種在數字電路中，其輸出不僅取決于當前輸入，還取決于過去輸入歷史的電路。與組合邏輯電路（Combinational Logic Circuit）不同，組合邏輯
時序邏輯會產生鎖存器嗎
時序邏輯電路本身并不直接“產生”鎖存器，但鎖存器是時序邏輯電路中的重要組成部分。時序邏輯電路（Sequential Logic Circuits
數字電路中基本邏輯關系有哪三種
數字電路中的基本邏輯關系主要有三種，它們分別是： 與邏輯（AND Logic） ： 定義：當所有輸入信號均為邏輯1（高電平）時，輸出才為邏輯
opa857在test mode下，out端輸出電壓不隨TEST_IN的電壓變化怎么解決？
原理圖：
CTRL（增益控制引腳）: logic 0–5kΩ
logic 1–20kΩ
OPA857有兩種模式：normal mode 和 test mode ，由TEST_
發表于 08-02 07:15
觸發器和時序邏輯電路詳解
電路（Sequential Logic Circuits）則是由觸發器、邏輯門以及可能的時鐘信號源組成的電路，它們能夠處理隨時間變化的輸入信號，并產生隨時間變化的輸出信號。下面將詳細探討觸發器和時序
組合邏輯控制器的設計步驟是什么
組合邏輯控制器（Combinatorial Logic Controller）是一種數字電路，用于根據輸入信號生成輸出信號。它不包含存儲元件，因此輸出僅取決于當前的輸入信號。組合邏輯控制器廣泛應用
組合邏輯控制器是什么設備
組合邏輯控制器（Combinatorial Logic Controller，簡稱CLC）是一種用于控制和管理復雜系統或設備的電子設備。它通常由多個邏輯門、觸發器和其他邏輯元件組成，能
組合邏輯控制器的基本概念、實現原理及設計方法
組合邏輯控制器（Combinatorial Logic Controller）是一種在數字電路中實現邏輯功能的設備，它根據輸入信號的當前狀態來產生輸出信號，而不考慮輸入信號的歷史狀態。組合邏輯
如何實現PLC的自動化控制邏輯
在工業自動化領域，PLC（Programmable Logic Controller，可編程邏輯控制器）扮演著至關重要的角色。PLC通過編程實現自動化控制邏輯，使設備能夠按照預定的程序進行工作，極大
keil中Logic Analyzer可以在硬件上在線調試，為什么把全局變量加入Logic Analyzer不顯示波形呢？
keil中Logic Analyzer可以在硬件上在線調試，按照說明文檔上調試，用的是SW模式，為什么把全局變量加入Logic Analyzer不顯示波形呢？是不是時鐘頻率選擇的不合適？還是必須得對調試寄存器配置？
發表于 05-16 06:47
CPLD組成和邏輯塊作用介紹
在CPLD（Complex Programmable Logic Device，復雜可編程邏輯器件）中，邏輯塊是實現邏輯功能的核心模塊。它主要由可編程乘積項陣列（即與陣列）、乘積項分配
通用陣列邏輯（GAL）電路結構設計分析
通用陣列邏輯（GAL）是一種可編程邏輯器件，由Lattice公司在PAL（可編程陣列邏輯）的基礎上設計出來。GAL采用可編程的輸出邏輯宏單元OLMC（Output
發表于 02-02 12:21
?2116次閱讀
可編程邏輯陣列PLA內部邏輯結構示意
可編程邏輯陣列（Programmable Logic Array，PLA）和可編程陣列邏輯（Programmable Array Logic，PAL）都是數字
發表于 02-02 11:41
?3050次閱讀
工商網監
評論