電子產品系統中有一個非常重要的部位 - 時鐘。多數工程師意識不到它的重要性，覺得只要板子上的晶體/晶振能工作就可以了，其實不然，在今天數字邏輯、數字計算統治的世界里，幾乎所有的操作都是在時鐘的作用下實現的，因此時鐘對于電子產品來講就如同人的心臟一樣重要。

時鐘是電子系統的心臟

我們今天的這一講就先看看時鐘信號的一些關鍵指標：

什么是時鐘呢？

簡單的來講就是由電路產生的具有周期性的脈沖信號，它不一定就是方波，更不一定就是50%占空比的方波，系統中時鐘信號被用來為系統中多個同步執行的電路之間、為不同系統之間的數據傳輸提供參考基準。微處理器的指令執行也都是在時鐘的節拍下進行操作的，很多時候我們以處理器的時鐘頻率高低來粗暴地評價該系統的性能。

信號鏈路中時鐘的重要性 - 數字域離不開時鐘

首先，我們看一下時鐘信號中最常見到的波形 - 矩形波（尤其是方波更常用）。在較低時鐘頻率的系統中我們看到的基本上都是以矩形波為主的時鐘信號，因為電路基本上都是靠時鐘的邊沿（上升沿或下降沿）進行同步的，時鐘的邊沿要求比較快，而時鐘的周期則比較長，至少相對于時鐘的邊沿會長很多，因此我們通常以方波來表征時鐘（如下圖）。雖然我們理想中畫的時鐘邊沿時間為0，實際數字電路在高、低電平之間的翻轉是需要時間來實現的，也就是說矩形波時鐘的上升沿和下降沿都是有一定的持續時間的，50%占空比的方波看起來最對稱、最完美，但實際的系統中矩形波的高低電平持續的時間未必是1:1，因此矩形波時鐘信號常用5個關鍵的參數指標來描述：

矩形波時鐘（包括50%占空比的方波）

時鐘上升沿和下降沿的定義

時鐘信號的幅度（也稱為電平，比如5V、3.3V、TTL、LVCOMS等）

時鐘信號的周期T 或頻率F = 1/T

時鐘信號的脈沖寬度- 高電平持續的時間

上升沿時間

下降沿時間（未必跟上升沿時間一樣）

實際的時鐘上升沿（充電）和下降沿（放電）的時間是不同的

有時我們會用到脈沖時鐘信號，本質上它是矩形波時鐘信號的一種，只是我們更關注的是其高、低電平的持續時間，而不是其信號的上升沿和下降沿。

脈沖時鐘信號波形

當時鐘信號頻率變高到一定程度，由于時鐘信號的周期長度已經跟時鐘的上升、下降沿接近，因此此時的時鐘信號就變成了正弦波。

正弦波時鐘信號波形

理解了上述關鍵指標的涵義，就可以看懂所有的數字器件中最重要的時序信息，比如下面就是SPI接口數據傳輸的時序圖，在使用具體的SPI器件的時候，我們不僅要根據這個時序圖看懂各個相關的數字信號之間的時序關系，更重要的是要根據起數據手冊中的具體數據（比如高電平持續時間、時鐘上升沿時間等）來設計系統的時鐘信號及相應的時序以滿足器件數據手冊中的規格要求。

SPI的時序圖

精準度和穩定度

不同的系統對時鐘這些參數的要求是不同的，如果你僅僅是讓單片機執行一些簡單的指令，比如采集一些信息（傳感器信號）、輸出一些信號（點亮LED等），而這些動作并不需要精準的時鐘頻率，對頻率的精度要求就可以很低，系統只需要一個RC震蕩的時鐘就可以了。但如果你想用單片機或非常簡單的數字邏輯做一個數字鐘表，經過校準以后，你希望一周、一個月以后這個鐘表還能夠分秒不差，那你的時鐘源不僅要求精準度要足夠高，而且長期的穩定度也要高，并且不要隨著溫度發生漂移。

高速的通信系統對系統時鐘的精度、準確度、各種環境下的穩定度要求更高，普通的晶體振蕩器也不能滿足系統的要求了。

邊沿抖動（Jitter）

數字電路的工作都是在時鐘的邊沿進行同步的，因此即便是時鐘的頻率穩定、高精度，如果時鐘的邊沿發生抖動，也會導致系統的性能下降。

時鐘的邊沿抖動（jitter）

如下圖，在一個模擬/數字轉換的系統中，通過時鐘的上升沿對輸入的模擬信號進行采樣，如果采樣時鐘的上升沿發生了抖動，其上升沿采樣的模擬信號的時間點相對于理想的時鐘信號應該采樣的時間點發生了比較大的偏差，造成了采樣誤差，也就相當于對輸入的模擬信號帶來了噪聲，而這種噪聲有可能非常嚴重，導致系統的性能大大降低。即使你使用了高性能器件（當然價錢也很高），如果你使用的時鐘由于種種原因導致邊沿發生了抖動，也會讓你的系統產生災難性的后果。

實際電路中的時鐘信號會發生變形

多數情況下，你會看到你板子上的時鐘信號如下圖所示，矩形波已經不再是好看的矩形波，時鐘沿出現了過沖和振鈴，如果嚴重就會對你的電路性能造成影響。

用示波器觀看到的時鐘信號的波形

實際電路上時鐘信號的過沖和振鈴

還有下面圖中所示的各種情形，都有可能在電路中出現，導致這種波形失真的原因可以根據圖中所示進行分析。

系統中會導致時鐘信號變形的一些原因

從理論上分析就要借助神奇的傅立葉變換 - 任何一個信號都可以分解成n個不同頻率的正弦波， 通過觀察信號的波形變化，可以分析出相對應的各個頻率的信號幅度的變化，進而判斷出你的電路設計中存在的問題。