在使用Vivado Logic Analyzer調(diào)試時(shí),常會(huì)遇到這樣的情形:當(dāng)前階段需要觀測(cè)信號(hào)xa_reg,下一階段需要觀測(cè)xb_reg,兩個(gè)階段原始設(shè)計(jì)并沒有改變,只是需要將xa_reg替換為xb_reg。此時(shí),一種方法是回到綜合后的設(shè)計(jì),通過Setup Debug重新設(shè)置待觀測(cè)信號(hào),這樣固然可行,但需要對(duì)設(shè)計(jì)重新布局布線,耗時(shí),效率低。另一種方法是采用ECO(Engineering Change Order)的模式,直接在布線后的網(wǎng)表中實(shí)現(xiàn)替換操作。相比于前一種方法,這種方法省時(shí)高效。
1
第1步:打開布線后的dcp,并將Vivado布局(layout)切換為ECO模式,如圖1所示。
圖1
一旦切換到ECO模式,Vivado就會(huì)顯示出ECO Navigator和Scratch Pad,如圖2所示。
圖2
2
第2步:選中圖2中的Replace Debug Probes,執(zhí)行替換操作。此時(shí)會(huì)顯示出當(dāng)前ILA多連接的待測(cè)信號(hào),如圖3所示。
圖3
3
第3步:選擇要替換的信號(hào),如圖3中的reset_vio,右鍵選擇Edit Probes,彈出Choose Nets窗口,如圖4所示。在該窗口下,可找到用于替換reset_vio的新的信號(hào)toggle_vio。
圖4
4
第4步:替換完成,可觀察到reset_vio被toggle_vio替換。如圖5所示。
圖5
5
第5步:如果待測(cè)信號(hào)被施加了DONT_TOUCH屬性,會(huì)彈出如圖6所示的界面,選擇Unset Property and Continue。
圖6
6
第7步:在ECO Navigator中選擇Route Degisn,會(huì)顯示如圖7所示界面,選擇Incremental Route。因?yàn)樘鎿Q過程并沒有改變布局,所以只需增量布線即可。
圖7
7
第7步:布線之后通過report_route_status可查看布線狀態(tài),如圖8所示。
圖8
8
第8步:在ECO Navigator下的Program,選擇Save Checkpoint As可生成更新后的dcp,選擇Generate Bitstream可生成新的bit文件,選擇Write Debug Probes可生成新的.ltx文件。注意替換待測(cè)信號(hào)之后,一定要重新生成.ltx文件。
圖9
結(jié)論采用ECO方式替換待測(cè)信號(hào)是省時(shí)高效的,因?yàn)橹苯釉谠胁季€網(wǎng)表的基礎(chǔ)上進(jìn)行操作,不必重新布局,只需增量布線,這也可進(jìn)一步保證布線結(jié)果的一致性。
-
信號(hào)
+關(guān)注
關(guān)注
11文章
2791瀏覽量
76771 -
Setup
+關(guān)注
關(guān)注
0文章
30瀏覽量
11995
原文標(biāo)題:替換Debug Probes其實(shí)很簡(jiǎn)單
文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論