前不久英特爾聯(lián)合加州大學(xué)伯克利分校的研究人員開發(fā)了一種新的MESO（磁電自旋軌道）邏輯器件，其工作電壓可以從3V降低到500mV，能耗減少10-30倍，性能提升5倍，該技術(shù)有望取代現(xiàn)有的CMOS半導(dǎo)體工藝，成為未來計算技術(shù)的基礎(chǔ)。英特爾對這個技術(shù)很重視，在宣傳上也不遺余力，這種情況在以往可不多見，畢竟普通人對枯燥的技術(shù)是沒興趣了解的。

提到半導(dǎo)體工藝，在這個問題上英特爾被罵了很多年的“擠牙膏”，但事實上英特爾這幾年來在CPU架構(gòu)、指令集及工藝上還是有不少進展的，不過從2014年14nm節(jié)點到現(xiàn)在，英特爾在CPU處理器上確實沒有取得明顯進展，以往兩年一升級的Tick-Tock鐘擺戰(zhàn)略也完了，所以英特爾被玩家調(diào)侃擠牙膏不是沒理由的。

在上周的英特爾架構(gòu)日活動上，英特爾一反常態(tài)地公布了多項CPU架構(gòu)、半導(dǎo)體工藝、芯片封裝以及核顯、獨顯架構(gòu)上的進展。這次會議雖然規(guī)模很小，但是影響深遠(yuǎn)，標(biāo)志著英特爾在未來的芯片架構(gòu)、工藝上的重大變化。今天的超能課堂我們就來聊聊英特爾的這些變化，特別是Sunny Cove架構(gòu)及3D封裝Foreros技術(shù)。

“摩爾定律”到頭了，線寬微縮終有盡時

如果說英特爾近年來遭遇的難題以及這次轉(zhuǎn)變，繞不過的一個話題就是摩爾定律，它的提出者戈登·摩爾是英特爾創(chuàng)始人之一，當(dāng)年提出摩爾定律時還沒有創(chuàng)立英特爾，1965年《電子學(xué)雜志》發(fā)表了時任仙童半導(dǎo)體工程師戈登·摩爾的一篇文章，他在文中預(yù)言半導(dǎo)體芯片上的晶體管數(shù)量會以每年翻倍的速度增長，這個就是“摩爾定律”的由來，這個定律隨后也在不斷修正，1975年摩爾將其改為每2年晶體管數(shù)量翻倍。

摩爾定律

摩爾定律在過去50年中成為半導(dǎo)體行業(yè)的金科玉律，指導(dǎo)著行業(yè)技術(shù)發(fā)展，英特爾也成為摩爾定律最堅定的支持者，之前的Tick-Tock戰(zhàn)略實際上就是摩爾定律的變種，2年升級一次工藝、架構(gòu)，每次升級都會大幅降低晶體管成本，提升晶體管密度。

但是摩爾定律沒法一直持續(xù)下去，隨著晶體管的不斷縮小，人們開始遇到兩個問題，一個是技術(shù)上的，10nm節(jié)點及之后，CMOS工藝的柵極氧化層越來越薄，可能只有10個原子的厚度，導(dǎo)致量子效應(yīng)愈加嚴(yán)重，而光刻工藝也會越來越難，目前的預(yù)測是5nm節(jié)點實際上就是摩爾定律的終結(jié)了。

除了技術(shù)原因，經(jīng)濟效應(yīng)越來越低也是摩爾定律終結(jié)的重要原因，此前半導(dǎo)體工藝升級會帶來成本下降，但是隨著工藝微縮困難增加，半導(dǎo)體制造使用的先進材料、多重曝光以及EUV***等都會大幅增加制造成本，晶體管微縮帶來的成本降低已經(jīng)被增加的成本抵消了。

對于摩爾定律，F(xiàn)inFET工藝及FD-SOI工藝的發(fā)明人、加州大學(xué)伯克利分校教授，IEEE院士、美國工程院院士、中科院外籍院士胡正明之前提到過“集成電路的發(fā)展路徑并不一定非要把線寬越做越小，現(xiàn)在存儲器已經(jīng)朝三維方向發(fā)展了。當(dāng)然我們希望把它做得更小，可是我們也可以采取其他方法推進集成電路技術(shù)的發(fā)展，比如減少芯片的能耗。這個方向芯片還有1000倍的能耗可以降低。線寬的微縮總是有一個極限的，到了某種程度，就沒有經(jīng)濟效應(yīng)，驅(qū)動人們把這條路徑繼續(xù)走下去。但是我們并不一定非要一條路走到黑，我們也可以轉(zhuǎn)換一個思路，同樣可能實現(xiàn)我們想要達(dá)到的目的。”

英特爾解綁芯片架構(gòu)與工藝，向3D封裝進發(fā)

盡管英特爾嘴上依然不承認(rèn)摩爾定律終結(jié)，但是這次的架構(gòu)日上英特爾并沒有提及10nm工藝以及未來的7nm工藝具體進展，他們重點介紹的其實不是制造工藝，而是新型封裝技術(shù)Foveros，而3D封裝也被視為后摩爾定律時代的一個方向，這也是上面胡正明教授所說的不要一條道走到黑，轉(zhuǎn)換思路的結(jié)果。

英特爾是一家IDM垂直整合型半導(dǎo)體公司，自己設(shè)計芯片架構(gòu)，自己生產(chǎn)芯片，然后自己封裝芯片。就CPU業(yè)務(wù)來說，以往的時候，英特爾會針對不同的工藝開發(fā)不同的CPU架構(gòu)，針對新工藝開發(fā)的架構(gòu)可以最大化利用工藝優(yōu)勢，但是缺點就是架構(gòu)與工藝?yán)壠饋恚粔蜢`活，這也是為什么英特爾10nm工藝不斷延期，英特爾不能使用14nm生產(chǎn)10nm架構(gòu)，只能耗著等的原因。

現(xiàn)在英特爾學(xué)乖了，工藝跟架構(gòu)分離，萬一工藝延期了，CPU架構(gòu)也不用干等著，理論上英特爾現(xiàn)在就可以用14nm工藝生產(chǎn)原本用于10nm工藝的Ice Lake處理器了。不僅如此，英特爾現(xiàn)在還更上一層樓，帶來了全新的Foveros 3D封裝。

為了讓大家理解Foveros封裝，英特爾做了很詳細(xì)的解釋，簡單來說就是單片時代處理器內(nèi)部的CPU核心、GPU核心、IO單元、內(nèi)存控制器等子單元都是同一工藝的，但是不同的單元實際上對工藝的需求不同，CPU、GPU核心對性能要求高，上先進工藝是值得的，但是IO單元、控制器單元不需要這么先進的工藝，所以他們是可以使用不同工藝然后集成到一起的。

在Foveros之前，英特爾推出了EMIB封裝技術(shù)，就是把不同的工藝的IP核心集成到一起，而Foveros封裝更進一步，不僅具備2D封裝的所有優(yōu)勢，還能大幅重構(gòu)系統(tǒng)芯片。

根據(jù)英特爾所說，該技術(shù)提供了極大的靈活性，因為設(shè)計人員可在新的產(chǎn)品形態(tài)中“混搭”不同的技術(shù)專利模塊與各種存儲芯片和I/O配置。并使得產(chǎn)品能夠分解成更小的“芯片組合”，其中I/O、SRAM和電源傳輸電路可以集成在基礎(chǔ)晶片中，而高性能邏輯“芯片組合”則堆疊在頂部。

英特爾預(yù)計將從2019年下半年開始推出一系列采用Foveros技術(shù)的產(chǎn)品。首款Foveros產(chǎn)品將整合高性能10nm計算堆疊“芯片組合”和低功耗22FFL基礎(chǔ)晶片。它將在小巧的產(chǎn)品形態(tài)中實現(xiàn)世界一流的性能與功耗效率。

AMD在Zen 2處理器上也使用了類似的封裝

在使用3D封裝提升芯片性能、集成度方面，英特爾其實不孤獨，在他們之前AMD在7nm Zen 2處理器上也使用了類似的理念，其CPU核心使用先進的7nm工藝制造，IO核心、內(nèi)存控制器等單元使用的是14nm工藝，然后將兩個子單元封裝在一起。

英特爾Core內(nèi)核路線圖：大小核時代來臨，Sunny Cove首發(fā)

在通過Foveros 3D封裝技術(shù)“解決”工藝問題之后，英特爾還需要在CPU架構(gòu)升級來提升IPC性能，因為現(xiàn)在14nm+++工藝潛力挖掘差不多了，哪怕是未來的10nm工藝量產(chǎn)了，性能恐怕也是無法大幅超越14nm工藝的，所以CPU架構(gòu)對英特爾的作用比以往更重要。

在架構(gòu)日上，英特爾也更新了Core內(nèi)核路線圖，實際上是分為兩個類別的，大核心是Core系列，首發(fā)的是Sunny Cove微內(nèi)核，主要聚焦在ST單核性能、全新ISA及并行性三個方面，之后是Willow Cove，改進重點是緩存、晶體管優(yōu)化、安全功能，再往后是Goden Cove內(nèi)核，重點是ST單線程、AI性能、網(wǎng)絡(luò)/5G、安全功能等。

Atom處理器的小核心路線圖升級周期比Core更長，明年首發(fā)的是Trement，重點提升ST單線程性能、網(wǎng)絡(luò)服務(wù)器及續(xù)航，2021年還會有Gracemont，重點提升單線程性能及頻率、矢量性能，再往后的架構(gòu)還沒確定，只是一個方向了。

對PC玩家來說，最期待的還是Sunny Cove架構(gòu)，2019年開始它會是英特爾下一代服務(wù)器及PC處理器的主力架構(gòu)。根據(jù)英特爾所說，該架構(gòu)主要改進是：

·增強的微架構(gòu)，可并行執(zhí)行更多操作。

·可降低延遲的新算法。

·增加關(guān)鍵緩沖區(qū)和緩存的大小，可優(yōu)化以數(shù)據(jù)為中心的工作負(fù)載。

·針對特定用例和算法的架構(gòu)擴展。例如，提升加密性能的新指令，如矢量AES和SHA-NI，以及壓縮/解壓縮等其它關(guān)鍵用例。

Sunny Cove架構(gòu)與Skylake架構(gòu)對比

上圖就是Sunn Cove（右）與現(xiàn)有的Skylake架構(gòu)（左）的渲染流水線對比，后者是2015年發(fā)布的架構(gòu)了，第一代14nm處理器Broadwell由于進度關(guān)系沒產(chǎn)生什么影響力，而Skylake架構(gòu)一直衍生出了Kaby Lake、Coffee Lake、Wisky Lake、Cascade Lake等架構(gòu)，在移動、桌面及服務(wù)器領(lǐng)域全面開花。

在如何實現(xiàn)CPU IPC性能提升的方式上，英特爾總結(jié)了三個字——更深（deeper）、更寬（wider）、更智能（smarter），全面提升從前端到執(zhí)行單元的性能、位寬。

在更深方面，Sunny Cove的L1數(shù)據(jù)緩存從32KB增加到48KB，增加了50%，L2緩存、uop緩存、二級TLB緩存都加大了。

在執(zhí)行管線上，Sunny Cove的分配單元從目前的4個增加到5個，執(zhí)行接口從8個增加到10個，L1 Store帶寬翻倍。

前面增加緩存、提升操作次數(shù)的設(shè)計還需要搭配更好的算法，所以Sunny Cove還要更加智能，提高分支預(yù)測的精度，減少延遲等等。

專業(yè)性能提升

除了前面的更寬、更深、更智能之外，Sunny Cove架構(gòu)在專業(yè)性能上也有改進，大家可能還記得最早爆料架構(gòu)日新內(nèi)容的時候就有7-Zip性能提升75%的爆料，這就是Sunny Cove架構(gòu)了加密解密指令集的緣故，其他還有AI、內(nèi)存、網(wǎng)絡(luò)、矢量等方面的改進。

全新加密指令可以大幅提升7-Zip的性能

英特爾版的big.LITTLE大小核策略：Sunny Cove與Tremont合體

在擁有了Sunny Cove大核以及Tremont小核之后，再加上3D封裝技術(shù)Foveros，英特爾終于可以做一些不同尋常的產(chǎn)品了。在架構(gòu)日當(dāng)天，英特爾就展示了一種混合X86處理器，大核是Sunny Cove，小核是Tremont，整合了22nm工藝的IO核心以，共享1.5M L2緩存，所有核心共享4MB的LLC緩存，內(nèi)存控制器是4*16位的，支持LPDDR4，整合了Gen 11核顯，有64個EU單元，Gen 11.5顯示控制器還有新的IPU，支持DP 1.4。

英特爾的這個混合X86處理器就是很早之前曝光的“Lakefield”的處理器，它將采用“Ice Lake”高性能內(nèi)核和“Tremont”低功耗內(nèi)核，它主要是給移動市場準(zhǔn)備的，類似ARM公司的big.LITTLE大小核架構(gòu)，需要高性能運算的時候使用大核心，否則使用低功耗核心以降低功耗。

在這個混合X86處理器上，占用空間小也是個優(yōu)勢，其尺寸只有12*12*1mm，相當(dāng)于一個10美分硬幣大小，而且待機功耗只有2mW，低功耗+小體積的優(yōu)勢非常適合各種移動設(shè)備，有助于英特爾更好地跟ARM等移動處理器競爭，守衛(wèi)自己的領(lǐng)地。

總結(jié)：英特爾靈活應(yīng)對后摩爾定律時代，再戰(zhàn)AMD 7nm

總之， 一直自詡為摩爾定律守衛(wèi)者的英特爾也不得不考慮后摩爾時代的生存問題了，架構(gòu)日上他們還是避而不談10nm工藝以及未來的7nm工藝，如果還是像過去那樣等著先進工藝量產(chǎn)才來升級CPU架構(gòu)，那么在面對早早采用模塊化設(shè)計思路的AMD競爭時，英特爾只怕更無力應(yīng)對。

Foveros 3D封裝及Sunny Cove就是英特爾給出的答案，通過封裝不同工藝水平的芯片解決了工藝升級的問題，而全新設(shè)計的Sunny Cove架構(gòu)（還有Gen 11核顯這里沒重點介紹）也進一步提高了Ice Lake處理器的IPC性能。

根據(jù)英特爾的消息，2019年他們就會推出Foveros 3D封裝技術(shù)的新一代10nm+22nm工藝Sunny Cove處理器，整合Gen 11核顯，而AMD明年推出的是7nm+14nm工藝的Zen 2處理器及Navi GPU核心。雖然目前還不知道這兩家公司具體的桌面處理器規(guī)格，但是2019年有好戲看是沒跑了。