軟件定義無線電（SDR）是RF，數據轉換和數字信號處理的復雜組合。此外，這些設備現在具有構建經濟高效的SDR系統的性能。本文著眼于如何構建SDR系統，包括最近的開源開發。

軟件定義的系統變得越來越普遍，無線系統處于領先地位。使用單一架構來處理各種頻率和越來越復雜的協議可以降低成本和尺寸，并可以降低整體功耗。但是，構建軟件定義無線電（SDR）傳統上并不容易。前端必須捕獲盡可能多的頻帶，并能夠將其下變頻以由模數轉換器（ADC）捕獲，以便可以處理RF流以提取相關的數字數據。這需要高性能調諧器，高速ADC和復雜的數字信號處理器（DSP），而且最近才有每個元件具有從分立元件實現SDR的性能水平，如圖1所示。

這顯示了從通過ADC的高速信號捕獲到處理數據的DSP引擎的不同元素。

圖1：顯示復雜性的典型SDR架構在多通道系統中，硬件定義無線電（HDR）實現需要為每個通道進行大量模擬信號處理，從而導致電路板面積大，模擬設計復雜度高，靈活性有限以及對RF的敏感性干擾。千兆采樣ADC允許將多個窄帶和寬帶通道組合成一個超寬帶通道;從而將信道化從模擬域推向DSP，FPGA或ASIC，其中頻率和帶寬可以通過數字方式進行控制，從而實現最大的系統靈活性和可重新配置性。

SDR方法通過較小的電路板和較小的電路板降低模擬復雜性，從而提供優勢。由于多個硬件通道被單個系統取代，因此功耗和系統成本更低。它也不易受到射頻干擾，因此需要較少的屏蔽。雖然SDR已經用于軍事通信和雷達系統，但它越來越多地用于3G/4G基站和寬帶微波回程，以及光網絡和最新的測試和測量設備。隨著集成度的提高和成本的降低，它現在也可用于消費類多媒體應用一家名為Lime Microsystems的公司已采用RF元件并將其集成到單芯片中，采用開源硬件設計，以刺激SDR系統的發展。

SDR的單芯片

Lime Microsystems的LMS6002D是用于3GPP（WCDMA/HSPA，LTE），3GPP2（CDMA2000）和4G LTE應用以及GSM微微BTS的完全集成的多頻帶，多標準RF收發器。它將LNA，PA驅動器，RX/TX混頻器，RX/TX濾波器，合成器，RX增益控制和TX功率控制與極少的外部元件相結合。

圖2： LMS6002D集成了SDR的前端。

LMS6002D收發器的頂層架構如圖2所示。發送器和接收器均采用零中頻架構，提供高達28 MHz的調制帶寬，相當于14 MHz基帶IQ帶寬。

在發送端，來自基帶處理器的IQ DAC采樣通過12位多路并行CMOS輸入級總線提供給LMS6002D。模擬IQ信號由片內發送DAC生成，并將這些信號饋入TXINI和TXINQ輸入。發送低通濾波器（TXLPF）去除由DAC的零保持效應產生的圖像，然后IQ信號被放大，并且本地振蕩器（LO）泄漏DAC在IQ路徑中插入DC偏移以取消LO泄漏。然后將IQ信號與發送PLL輸出混合以產生調制的RF信號。然后通過兩個獨立的可變增益放大器（TXVGA2）對該RF信號進行分離和放大，并提供兩個片外輸出作為RF輸出。

發送器增益控制范圍為56 dB，由TXVGA1 IF放大器提供，具有31 dB范圍和TXVGA2 RF放大器，范圍為25 dB。這兩款發射器放大器均具有1 dB增益步進控制。

LMS6002D提供RF環回選項（見圖2），可將TX RF信號反饋到基帶進行校準和測試。 RF環回信號由輔助PA（AUXPA）放大，以增加環路的動態范圍。

在接收側，提供三個獨立的輸入，每個輸入都有一個專用的LNA。每個端口的預處理RF信號首先由可編程低噪聲放大器（RXLNA）放大。然后將RF信號與接收PLL輸出混合以直接下變頻到基帶。在可編程帶寬低通道選擇濾波器（RXLPF）之前，IF放大器（RXVGA1）可以實現大的AGC步長。接收的IQ信號由可編程增益放大器RXVGA2進一步放大。在RXVGA2的輸入端施加DC偏移，以防止飽和并保持ADC動態范圍內的接收。使用片上接收ADC將產生的模擬接收IQ信號轉換為數字域，并在多路復用的12位CMOS輸出電平并行總線上作為輸出提供給基帶處理器。接收時鐘RX_CLK在RX_CLK_OUT引腳的片外提供，可用于與基帶數字接收數據采樣時鐘同步。

通過閉合RXOUT開關并關斷RXVGA2，RXOUTI和RXOUTQ引腳可用作IQ ADC輸入。在此配置中，ADC可用于測量兩個外部信號，例如片外PA溫度傳感器或峰值檢測器。

兩個發送器輸出（TXOUT1，TXOUT2）和三個接收器輸入（RXIN1，RXIN2，RXIN3）提供多頻段操作。接收器有三個增益控制元件，RXLNA，RXVGA1和RXVGA2。 RXLNA增益控制由AGC的單個6 dB步長組成，當存在大的同信道阻塞時，系統NF的減少是可接受的。主LNA（LNA1和LNA2）通過一個6位字進行精細增益控制，當需要大輸入帶寬時，提供±6 dB控制，用于頻率校正。

RXVGA1模塊提供25 dB的控制范圍，7使用位控制字，響應不是對數線性的。最大步長為1 dB，因為當存在大型帶內阻塞時，RXVGA1用于在信道濾波器之前降低系統增益所需的AGC步長。該增益可以在基帶的控制之下或固定在校準上。同時，如果需要ADC輸入端的恒定RX信號電平，RXVGA2可為AGC提供大量增益控制。它具有30 dB增益范圍控制，步長為3 dB。

為了實現全雙工操作，LMS6002D包含兩個獨立的合成器（TXPLL，RXPLL），均由相同的參考時鐘源PLLCLK驅動。 PLLCLK信號在PLLCLKOUT輸出引腳提供，可用作基帶時鐘。

發送器輸出端口針對65Ω差分負載進行了優化，末級放大器為漏極開路，需要+3.3 V電源電壓。但是，接收器輸入都是不同的。 RXIN1是低頻輸入，可在0.3 - 2.8 GHz范圍內工作，RXIN2是高頻輸入，可在1.5 - 3.8 GHz范圍內工作。 RXIN1和RXIN2都需要匹配電路以獲得最佳性能，而RXIN3是寬帶輸入，覆蓋0.3 - 3.0 GHz范圍，帶有200差分輸入，通常與寬帶變壓器匹配。

差分信號在接收和發送中完成整個芯片的模擬路徑使用兩個低相位噪聲合成器來實現全雙工操作。兩種合成器都能夠輸出高達3.8 GHz的頻率。每個合成器使用小數N分頻PLL架構，兩個合成器使用相同的參考頻率，靈活性在23到41 MHz之間。合成器產生的復合輸出具有適當的電平，可以驅動TX和RX路徑中的IQ混頻器。

LMS6002D可以接受限幅正弦和CMOS電平信號作為PLL參考時鐘。支持直流和交流耦合，但必須為交流耦合模式啟用內部緩沖器自偏置。 PLL參考時鐘輸入也可以是低壓CMOS（例如2.5 V或1.8 V），通過降低時鐘緩沖電源來實現。

該器件在TX和RX路徑中集成了高選擇性低通濾波器濾波器具有可編程通帶，以便在DAC/ADC時鐘頻率上提供更大的靈活性，并在接收鏈中提供出色的相鄰通道抑制。濾波器也是可調的，以補償過程/溫度變化。 TX和RX濾波器是相同的，但是通過SPI鏈路獨立控制。

設計的一個關鍵要素是LMS6002D的所有功能完全由一組內部寄存器控制，可通過串口訪問。這允許控制器根據環境設置芯片的不同標準。這些在圖3中的開源MyriadRF硬件板上突出顯示。

圖3：用于LMS6002D SDR前端的開源MyriadRF硬件板。

在前端，新的RF采樣架構有助于提高SDR的效率。德州儀器（TI）通過直接RF采樣系列擴展了其每秒千兆次采樣（GSPS）ADC產品系列。這些射頻采樣ADC的性能超過2.7 GHz，基于TI現有的12位ADC系列。結合其寬帶放大器和低噪聲時鐘和定時解決方案，這使新的RF采樣和寬帶SDR系統能夠有效地提高系統容量，可擴展性和靈活性，同時減小系統尺寸，重量，功耗，成本和設計時間。

RF采樣的優勢

RF采樣ADC可以解決集成的一些挑戰。單個直接RF采樣ADC可替代混頻器，LO合成器，放大器，濾波器和ADC的整個IF或ZIF采樣子系統，同時降低物料清單（BOM）成本，設計時間，電路板尺寸，重量和此外，模擬頻率下變頻功能可以移植到DSP，FPGA或ASIC中，其中頻率和帶寬可以通過數字方式進行控制，從而實現最大的系統靈活性和可重新配置性。 RF采樣ADC系列的1.8 GHz奈奎斯特帶寬可確保該解決方案可在未來產品中輕松擴展以實現更寬的帶寬。

單個直接RF采樣ADC可替代整個IF或ZIF采樣子系統，以數字方式實現的濾波器和混頻器，大大提高了系統的可編程性和可擴展性。這些引腳兼容，從500 MSPS到3.6 GSPS，減少了設計時間和成本，使未來的升級變得簡單。

這些都包含在小型開發平臺中。這使用TMS320DM6446 DSP片上系統，594 MHz TMS320C64x + DSP內核以及297 MHz ARM926處理器內核和豐富的外設，包括串行端口，USB，EMAC，DDR2 EMIF以及視頻端口。 Xilinx的Virtex-4 SX35 FPGA提供額外的硬件處理。 ADS5500，125 MSPS，14位雙通道ADC與500 MSPS，16位雙通道DAC5687并排，電路板可選擇5 MHz或20 MHz通道。其他電路板可堆疊在開發平臺上，RF模塊工作在360 MHz至960 MHz之間，可選的第二個RF模塊可用于全雙工操作或覆蓋其他頻段。

高性能前端 - 結束SDR

在使用高性能數據轉換器時，高性能寬帶調制器至關重要。 ADI公司的ADL5375是一款寬帶正交調制器，設計工作頻率范圍為400 MHz至6 GHz。相位精度和幅度平衡可為SDR通信系統提供高性能中頻或直接射頻調制。

圖4：ADL5375寬帶正交調制器

硅鍺雙極架構（圖4）提供寬基帶帶寬以及從450 MHz至3.5 GHz變化不超過1 dB的輸出增益平坦度。這些特性加上寬帶輸出回波損耗≤-12 dB，使ADL5375成為寬帶零中頻或低中頻至射頻應用，寬帶數字預失真發射機和多頻段無線電設計的理想選擇。它接受兩個差分基帶輸入和一個單端LO，并產生單端50Ω輸出。這兩個版本提供500 mV（ADL5375-05）和1500 mV（ADL5375-15）的輸入基帶偏置電平。

ADL5375可分為五個電路模塊：LO接口，基帶電壓 - 電流（V -to-I）轉換器，混頻器，差分到單端（D-to-S）級，偏置電路如圖5所示。

圖5： ADL5375調制器可以分解為五個獨立的模塊。

LO接口產生兩個正交的LO信號。這些信號用于驅動混頻器。 I/Q基帶輸入信號通過V-I級轉換為電流，然后驅動兩個混頻器。這些混頻器的輸出組合起來為輸出平衡 - 不平衡變壓器供電，從而提供單端輸出。偏置單元為V-to-I級產生參考電流。

LO接口由設置輸入阻抗的多相正交分配器和限幅放大器組成。然后，每個正交LO信號通過限幅放大器，為混頻器提供有限的驅動信號。

LO輸入可以單端驅動或差分驅動。對于3 GHz以上的應用，差分驅動LO輸入可能會導致改善的OIP2和LO泄漏。

差分基帶輸入（QBBP，QBBN，IBBN和IBBP）呈現高阻抗。施加到這些引腳的電壓驅動V-to-I級，將基帶電壓轉換為電流。 V到I級的差分輸出電流為它們各自的混頻器供電。基帶輸入端的DC共模電壓設置兩個混頻器內核中的電流，并且改變基帶共模電壓會影響混頻器中的電流并影響整體調制器性能?；鶐Ч材ｋ妷旱?a href="http://www.xsypw.cn/v/" target="_blank">推薦直流電壓為ADL5375-05為500 mVDC，ADL5375-15為1500 mV。

ADL5375有兩個雙平衡混頻器：一個用于同相通道（I通道） ）和一個用于正交信道（Q信道）。兩個混頻器的輸出電流相加成一個內部負載。在此負載上產生的信號用于驅動D-to-S級，該級由片上有源平衡 - 不平衡轉換器組成，將差分信號轉換為單端信號。平衡 - 不平衡轉換器為輸出提供50Ω阻抗，因此RF輸出不需要匹配網絡，以便在50Ω環境中實現最佳功率傳輸。

I/Q調制器設計用于與AD9779A高速DAC輕松連接，因為它們是具有相同偏置電平和類似高信噪比（SNR）的良好匹配器件。 500 mV的匹配偏置電平允許無縫接口，不需要增加噪聲和插入損耗以及額外組件的電平轉換網絡。增加擺幅限制電阻（RSLI，RSLQ）可以在不損失分辨率或0.5 V偏置電平的情況下適當調整DAC擺幅。每個器件的高SNR通過電路保持高SNR。

ADL5375設計用于與ADI系列TxDAC轉換器（AD97xx）成員的最小元件接口，以輕松構建SDR系統。 ADL5375的基帶輸入要求直流共模偏置電壓為500 mV，每個AD9779A輸出擺幅為0 mA至20 mA，每個DAC輸出的單個50Ω電阻接地可提供所需的500 mVDC偏置。只需四個50Ω電阻，每個引腳的電壓擺幅為1 VPP。這導致每個輸入對上的差分電壓擺幅為2 VPP。通過向接口添加電阻RSLI和RSLQ，可以降低DAC的輸出擺幅，而不會損失DAC分辨率。電阻器作為差動對的每一側之間的分流器放置。這樣可以在不改變50Ω電阻已經建立的直流偏置的情況下降低交流擺幅。

通常需要對DAC輸出進行低通濾波，以在驅動調制器時消除圖像頻率。上述接口非常適合引入這種濾波器。濾波器可以插在直流偏置設置電阻和交流擺幅限制電阻之間。這樣做可以確定濾波器的輸入和輸出阻抗。

結論

現在可以使用高性能和高度集成的部件，構建軟件定義的無線系統變得越來越容易。接收，發送和調制階段現已集成到可通過外部微控制器控制的靈活單芯片中，或者可以在開發板上無縫地組合更高性能的部件，以加快設計過程。