一、原理圖網(wǎng)絡(luò)命名

原理圖網(wǎng)絡(luò)命名時(shí)，字母必須為大寫字母，不可以使用字母“O”；可以使用下劃線和左斜線“/”；禁止使用小寫字母、短橫線、*等；

電源網(wǎng)絡(luò)命名建議：10V以上命名舉例，12V、36V等，數(shù)字在字母V前；10V以下電源命名舉例，V33或者3V3、V18或者1V8、V09或者0V9；模擬電源命名舉例，V33_AVDD_FPGA或者3V3_AVDD_FPGA ；可以增加后綴說明電源使用對(duì)象；

時(shí)鐘網(wǎng)絡(luò)命名規(guī)則：時(shí)鐘網(wǎng)絡(luò)命名以CLK開頭，后接頻率，可以增加使用對(duì)象說明，舉例 CLK_50M_CPU；

總線網(wǎng)絡(luò)命名規(guī)則：總線類型開頭，后接使用對(duì)象或者總線方向，舉例 SGMII_CPU_PHY、JTAG_TDI_CPU、PCIE_CPU_FPGA、IIC_SCL_EEPROM等；

使能網(wǎng)絡(luò)命名中包含EN，中斷網(wǎng)絡(luò)命名包含INT；

低有效信號(hào)命名規(guī)則，以“/”開頭，例如 /RST_CPU、/INT_PHY、/SPI_CS 等；

指示燈信號(hào)命名規(guī)則，以LED開頭，增加功能說明，舉例 LED_CPU_RUN、LED_CPU_ALARM、LED_FPGA_DEBUG、LED_V33 等；

差分信號(hào)命名規(guī)則，以P N表示差分信號(hào)的+ -信號(hào)，舉例 PCIE_CPU_FPGA_0_P、PCIE_CPU_FPGA_0_N，經(jīng)過電阻、電容前或者后的信號(hào)，建議增加R C說明，舉例 PCIE_CPU_FPGA_0_C_P、PCIE_CPU_FPGA_0_C_N。禁止使用+ -符號(hào)表示差分信號(hào)；差分信號(hào)網(wǎng)絡(luò)必須全部標(biāo)識(shí)，禁止使用自動(dòng)生成網(wǎng)絡(luò)名稱；

二、原理圖圖表文字說明

對(duì)復(fù)雜器件的配置、上電啟動(dòng)等要進(jìn)行圖表說明。例如CPU的上電配置、PHY的地址配置等；

對(duì)開關(guān)或者有功能選擇通道的器件，需要增加圖表說明；

對(duì)保險(xiǎn)絲需要增加電壓、電流的說明；

電源設(shè)計(jì)時(shí)，需要增加文字說明，例如輸出電壓公式、最大電流值，需求電流值；

電源限流設(shè)計(jì)時(shí)，需要增加文字說明，限流公式、限流大小、實(shí)際需要電流大小；

三、原理圖CBB化設(shè)計(jì)

原理圖設(shè)計(jì)時(shí)，對(duì)常用的功能模塊，建議進(jìn)行CBB化，例如電源、CPU、PHY等器件；

原理圖功能模塊CBB化時(shí)，總線IN的方向在左側(cè)，OUT的方向在右側(cè)，其他功能按區(qū)塊進(jìn)行放置，舉例如下：