JESD204B在A/D轉(zhuǎn)換器到FPGA設計中的作用（3.2）
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關注
關注
1629文章
21736瀏覽量
603434 -
轉(zhuǎn)換器
+關注
關注
27文章
8703瀏覽量
147186 -
ADI
+關注
關注
146文章
45821瀏覽量
250039
發(fā)布評論請先 登錄
相關推薦
JESD204B使用說明
能力更強，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發(fā)燒友網(wǎng)站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費下載
發(fā)表于 12-10 14:27
?0次下載
調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關于JESD204B
發(fā)表于 11-28 06:13
通過JESD204B與FPGA連接時，出現(xiàn)p/n交叉的情況，是否可以p/n交叉連接？
您好，下圖左側為FPGA核心板在底板上的接插件，通過JESD204B方式與ADC連接，但布線路徑需要交叉。
這種情況應該如何處理？
方案1. 將差分線對內(nèi)交叉連接，即FPGA的差分線
發(fā)表于 11-26 06:29
ADS54J60與JESD204B建立鏈路成功，但有效數(shù)據(jù)全為0，為什么？
在配置ADS54J60采集數(shù)據(jù)并與JESD204B建立8224鏈路的過程中，嚴格按照ADC硬件復位、SPI寫入、JESD204B核心復位的順序進行，通過ILA（在線邏輯分析儀）抓取的
發(fā)表于 11-19 06:00
在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？
各位有人用過AFE58JD48嗎，我在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和
發(fā)表于 11-18 07:51
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
使用JESD204B如何對數(shù)據(jù)進行組幀？
在使用JESD204B協(xié)議時，當L=8時，如果時雙通道數(shù)據(jù)，如何對數(shù)據(jù)進行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產(chǎn)生15
發(fā)表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化
電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費下載
發(fā)表于 10-09 08:31
?1次下載
AFE77xx DAC JESD204B調(diào)試
電子發(fā)燒友網(wǎng)站提供《AFE77xx DAC JESD204B調(diào)試.pdf》資料免費下載
發(fā)表于 09-27 10:17
?0次下載
從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項
電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
發(fā)表于 09-21 10:19
?3次下載
AFE77 JESD204B 調(diào)試手冊
電子發(fā)燒友網(wǎng)站提供《AFE77 JESD204B 調(diào)試手冊.pdf》資料免費下載
發(fā)表于 09-11 10:25
?0次下載
抓住JESD204B接口功能的關鍵問題
JESD204B是最近批準的JEDEC標準，用于轉(zhuǎn)換器與數(shù)字處理器件之間的串行數(shù)據(jù)接口。它是第三代標準，解決了先前版本的一些缺陷。該接口的優(yōu)勢包括：數(shù)據(jù)接口路由所需電路板空間更少，建立與保持時序要求
JESD204B的常見疑問解答
的JESD204發(fā)布版中。
問：我為轉(zhuǎn)換器分配的JESD204B通道在系統(tǒng)板上無法順利路由至FPGA
發(fā)表于 01-03 06:35
工商網(wǎng)監(jiān)
評論