JESD204B在ADI轉換器中的實現方式
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯系本站處理。
舉報投訴
-
轉換器
+關注
關注
27文章
8703瀏覽量
147186 -
ADI
+關注
關注
146文章
45821瀏覽量
250039
發(fā)布評論請先 登錄
相關推薦
JESD204B使用說明
能力更強，布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調用jesd204b ip核來一步步在FPGA內部實現高速ADC數據采集，
Altera JESD204B IP核和TI DAC37J84硬件檢查報告
電子發(fā)燒友網站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報告.pdf》資料免費下載
發(fā)表于 12-10 14:53
?0次下載
調試ADS52J90板卡JESD204B接口遇到的問題求解
我在調試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關于JESD204B
發(fā)表于 11-28 06:13
ADS54J60與JESD204B建立鏈路成功，但有效數據全為0，為什么？
在配置ADS54J60采集數據并與JESD204B建立8224鏈路的過程中，嚴格按照ADC硬件復位、SPI寫入、JESD204B核心復位的順序進行，通過ILA（在線邏輯分析儀）抓取的
發(fā)表于 11-19 06:00
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產生156.25Mhz
發(fā)表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化
電子發(fā)燒友網站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費下載
發(fā)表于 10-09 08:31
?1次下載
從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項
電子發(fā)燒友網站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
發(fā)表于 09-21 10:19
?3次下載
采用JESD204B的LMK5C33216超低抖動時鐘同步器數據表
電子發(fā)燒友網站提供《采用JESD204B的LMK5C33216超低抖動時鐘同步器數據表.pdf》資料免費下載
發(fā)表于 08-21 10:47
?0次下載
LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數據表
電子發(fā)燒友網站提供《LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數據表.pdf》資料免費下載
發(fā)表于 08-21 09:19
?0次下載
抓住JESD204B接口功能的關鍵問題
更低，以及轉換器和邏輯器件的封裝更小。多家供應商的新型模擬/數字轉換器采用此接口，例如ADI的AD9250。與現有接口格式和協議相比，JESD204B接口更復雜、
JESD204B的常見疑問解答
的JESD204發(fā)布版中。
問：我為轉換器分配的JESD204B通道在系統(tǒng)板上無法順利路由至FPGA。交叉對太多，非常容易受串擾影響。能否
發(fā)表于 01-03 06:35
工商網監(jiān)
評論