本系列教學(xué)視頻由賽靈思高級(jí)戰(zhàn)略應(yīng)用工程師帶領(lǐng)你從零開始，一步步深入掌握HLS 以及 UltraFAST 設(shè)計(jì)方法，幫助您成為系統(tǒng)設(shè)計(jì)和算法加速的大拿！

HLS 設(shè)計(jì)流程-實(shí)例演示 Lesson 4

在之前的課程我們介紹了了解 HLS 的入門，以及通過實(shí)例講解了 HLS 的工作原理。本節(jié)課將通過具體實(shí)例演示 Vivado HLS 設(shè)計(jì)流程，包括設(shè)計(jì)輸入、C 仿真、C 綜合以及 C/RTL 協(xié)同仿真。

Lauren Gao→

Xilinx 戰(zhàn)略應(yīng)用高級(jí)工程師。專注于 C/C++ 高層次綜合，擁有多年利用 Xilinx FPGA 實(shí)現(xiàn)數(shù)字信號(hào)處理算法的經(jīng)驗(yàn)，對(duì) Xilinx FPGA 的架構(gòu)、開發(fā)工具和設(shè)計(jì)理念有深入的理解。發(fā)布網(wǎng)絡(luò)視頻課程《Vivado入門與提高》點(diǎn)擊率超過5萬(wàn)、出版《基于FPGA的數(shù)字信號(hào)處理（第2版）》一書，并廣受好評(píng)。

往期課程

Lesson1：軟件工程師怎么了解 FPGA 架構(gòu)

Lesson2：Vivado HLS 工作原理

Lesson3：HLS 設(shè)計(jì)流程 — 基本概念介紹