UG1197

關于本指南

賽靈思可編程器件含有數百萬個邏輯單元 (LC)，集成了當前越來越多的復雜電子系統。本高層次生產力設計方法提供了在短設計周期內開發此類復雜系統的一套最佳做法。 這種方法以下列概念為重點：

對寶貴的知識產權 (IP) 使用并行開發流程，實現您的產品在市場上的差異化，且平臺可用于將 IP 與生態系統的其它部分集成。

廣泛使用基于 C 語言的 IP 開發流程讓仿真速度相對于 RTL 仿真成倍增長，并且能提供時序準確和得到優化的 RTL。

使用現有的預先驗證平臺、模塊和組件級 IP，迅速構建您的系統。

使用腳本，針對從準確設計驗證直至編程 FPGA 的流程實現高度自動化。

本指南中的建議是過去多年的廣泛專家級用戶的經驗總結。與傳統的 RTL 設計方法相比，它們不斷提供了下列改進：

設計開發時間加快 4 倍。

衍生設計開發時間加快 10 倍。賽靈思

QoR 提高 0.7 倍到 1.2 倍。

雖然本指南以大型復雜設計為重點，討論的實踐也適用于且已被成功地應用到各種類型的設計中，包括：數字信號處理 | 處理器加速 | 無線 | 存儲 | 控制系統... ...

UG1197

目錄

第 1 章 : UltraFast 高層次生產力設計方法指南

對新設計方法的需求

設計流程

訪問技術文檔和培訓資料

第 2 章 : 系統設計

系統劃分

系統開發

第 3 章 : 平臺開發

平臺設計

平臺驗證

第 4 章 : 基于 C 語言的 IP 開發

快速 C 驗證

C 語言對綜合的支持

使用經硬件優化的 C 語言庫

理解 Vivado HLS

優化方法

優化策略

RTL 驗證

IP 封裝

設計分析與優化

第 5 章 : 系統集成

初始系統

自動初始系統

設計未來

附錄 A: 附加資源

賽靈思資源

解決方案中心

參考資料

培訓資料