Xilinx 設計方法營銷高級總監Tom Feist剛剛在EETimes網站上發表了一篇文章，題目是“’Must Haves’ When Designing for the All Programmable Era.（AllProgrammable設計的基本要素）”，在文章中，Feist認為，對每一個系統開發團隊而言，有以下5點非常重要，需要認真去考慮。

一定要滿足最迫切的設計挑戰：一提到系統設計和設計工具，我們就很容易陷入到派系和哲學的爭論中，在這方面的觀點和意見總是非常多，但Feist在EETimes上發表的文章，能指導你去關注在系統設計中最迫切需要關注的幾個方面：

進度表—錯過進度，項目可能就會被取消。晚于市場需求的產品會錯過一個重要的時間點（就好像冬季促銷旺季，PS.美國促銷旺季是在圣誕節前），從而無法獲得預期的收益，在某些情況下甚至根本沒有收益。公司可能會失敗。當錯過進度表，所有這些可怕的事情都有可能發生。

“集成”瓶頸—比如：采用RTL代碼來集成使用C或者C++語言編寫的算法模塊、集成現有的或者購買的IP、集成模擬/數字/DSP這類數?；旌显O計以及驗證這些設計。

“實現”瓶頸—包括時序收斂以及后期的ECO （Engineering Change Order，工程改動要求）。

使用一個可行的設計方法來預估設計周期:再強大的芯片，其本身并不能建立出一個成功的系統。強大的芯片與強大的工具結合在一起也不一定能建立一個成功的系統。只有采用一個基于最佳實踐的，可行的設計方法（可重復的、不是特例的），正確地使用設計工具，才能保證按時完成設計，并把費用控制在預算范圍之內。設計方法即使可行，也必須隨著芯片技術和工具的發展而不斷向前發展，這些都不能停滯不前。業界最佳實踐是發展的一個結果，一個好的設計方法也必須隨之發展。

IP是秘密武器：“重新設計輪子”會使得開發計劃岌岌可危。對系統設計而言，開發那些不能增加特殊價值的系統組件是沒有任何意義的。一個以太網MAC？也許你的團隊可以設計一個更好的，但是有什么價值呢？自從Intel在1982年推出一個40-pin DIP封裝的82586以太網協處理器后，人們就已經在他們的設計中使用購買的以太網MAC IP了。（那都已經是32年前的事了）一個150Gbps Interlaken模塊、一個存儲器控制器或者一個PCIe模塊，這些都是類似的情況。如果從頭開始設計一個系統模塊不能增加價值，那么你就不能去設計它，而應該選擇一個現成的，這樣你在幾秒鐘之內就可以降低這個設計的門檻。你需要一個設計工具，可以幫你很容易地把這個IP模塊以及整個IP子系統集成到設計中，因為IP復用不再是一個可選項，它是一個符合業界標準的最佳實踐。

把抽象的概念推進到極限：算法設計人員已經在使用MATLAB、C以及C++，因為這些工具能夠用來進行快速開發和驗證。而傳統的、過時的方式是把算法扔給實現團隊，在一個目標處理平臺上進行軟件優化，或者使用Verilog或VHDL語言，手工轉換成硬件描述語言?？s短開發計劃、保持工程預算可控的一種有競爭力的方法是在所有可能的地方都利用自動化，在盡可能短的時間內開發出一個系統。問題不應該再是“我們能設計一個更好的嗎？”，而是“我們如何使用它在市場上打敗競爭對手”，這是在觀念上的一個根本性變化。

使用HLS來生成IP：Feist的最后一個觀點或許是最具爭議性的?，F在大家一般采用非RTL語言來開發算法和建模，包括MATLAB、C、C++、OpenCL以及SystemC。算法設計人員在這個層次上設計以及驗證的速度更快（在某些情況下可以快1000倍）。高層次綜合（HLS）可以把這些算法快速轉換成IP模塊。HLS現在已經用于無線、醫療、國防以及消費類應用領域（PS.可能你的競爭對手已經用了）。關于這一點，你當然可以有一些保守的討論—就在上周，我已經在FPGA團體的社交網站上看到了這么一個討論，是基于我上一篇關于HLS的博文（“我們能相信HLS嗎？Brian Bailey想知道，也許你也想知道”）的。當你的開發團隊還在討論的時候，你的競爭對手將會使用HLS在市場上擊敗你。

Feist的文章最后總結說：“在過去的15年里，EDA技術有了非常大的進步，現在，我們尋求下一代開發工具，一定要著眼于徹底解決系統級集成和實現過程中的工作效率瓶頸問題，這是非常重要的?！?/p>