賽靈思All Programmable 器件低端產品組合中包括三大器件系列，因為大量DSP硬件處理模塊都集成進了這三大系列的可編程邏輯架構中，它們都給DSP設計師提供了有趣的選擇。這些DSP處理模塊---賽靈思官方稱謂是slices，都已經集成進乘法器和累加器中，并且已經針對最常用（以及不常用）的DSP進行了優化。

下表顯示了在每個賽靈思低端產品系列（Zynq、Artix-7和Spartan-6）中，可以使用的DSP Slices最大數量，以及你可以從這些器件獲得GMAC/s(每秒億次乘法累積操作)峰值。為便于比較，表中還顯示了你可以從TI的C66xx多核DSP系列得到的每秒GMAC峰值。

正如你所看到的，賽靈思低端All Programmable器件在較低時鐘頻率下比傳統DSP提供明顯更多GMAC/s性能，原因很簡單：并行性！在這些低端器件中有大量乘法器和累加器，DSP就是一種GMAC游戲。 （當然，高端的Zynq SoC和賽靈思的Kintex-7、Virtex-7、Kintex UltraScale和Virtex UltraScale All Programmable系列器件則可以提供更高DSP性能。）

除了提供基礎的GMAC性能，把這些高性價比低端All Programmable器件用于DSP應用的另外一個優勢是實際的能效優勢（性能/瓦）例如，TI的TMC320C6678多核DSP功耗大約是12.3W，并提供320 GMAC/s的性能，歸一化后就是26 GMAC/s/ W。

而Artix-7 All Programmable器件可以提供140 GMAC/s/W，這可是TI器件的五倍多！

現在，你可能在想，用類似這樣低端All Programmable器件的硬件芯片去實現DSP算法會不會太難了？基于硬件可編程器件的DSP設計會不會不適合你現有的設計流程？其實并不是那樣的，例如，如果您正在用MATLAB或Simulink開發基于模型的DSP算法，您就已經涉及了賽靈思的System Generator和Mathworks的HDL編碼器。如果您目前在用C或C + +寫DSP算法，那用賽靈思的Vivado HLS工具也可以干這事。