最小化MAX9877音頻子系統(tǒng)IC的關斷電流

摘要：連接到I²C總線上任何器件，希望在閑置狀態(tài)下將SDA數(shù)據(jù)線和SCL時鐘線處于邏輯高電平，MAX9877音頻子系統(tǒng)IC的設計即滿足這一需求。正是由于SDA和SCL的邏輯高電平狀態(tài)，器件可獲得最小關斷電源電流。本篇應用筆記給出了當MAX9877處于關斷狀態(tài)時，在SDA和SCL必須置為邏輯低電平的系統(tǒng)中獲得最小關斷電流的3種方法。

引言

在任何典型應用中，期望連接到I²C總線上的器件的SDA數(shù)據(jù)線和SCL時鐘線在閑置狀態(tài)下輸出邏輯高電平，MAX9877音頻子系統(tǒng)IC即可滿足這一需求。將SDA和SCL線保持高電平以獲得最小關斷電源電流。本應用筆記介紹了3種方法，能夠在MAX9877處于關斷狀態(tài)，而SDA和SCL可能被置為邏輯低電平的情況下獲取最小關斷電流。

方法1—增加弱上拉

第一種方法是在常規(guī)的上拉電阻無效時，在SDA和SCL上增加額外的弱上拉分壓電阻，以建立總線上的電壓，圖1給出了這種方法的原理圖。


圖1. 弱上拉分壓電阻用來設置SDA數(shù)據(jù)線和SCL時鐘線的電壓；隔離二極管可以防止上拉電壓被強制到地電位時的電流損耗

SDA和SCL線上的一對2MΩ電阻對電池電壓進行分壓，使SDA和SCL線上的電壓不超過I²C主機的最大承受電壓。電池電壓范圍為4.2V至3.2V，因此SDA和SCL線上電壓設置在2.1V至1.6V之間，足以支持MAX9877輸入高電平的電壓。

當V_DDIO的輸出強制連接至地時，二極管可以被禁止的V_DDIO電源消耗電流。如果電源禁止時具有高阻輸出，則可省去該二極管。

這種方法還假定在關斷情況下I²C主機的輸出和總線上所有其它器件均為高阻態(tài)。有一個原因可能使該假設不成立：如果I²C主機的電源掉電，輸出通過集成的ESD保護鉗位至0V電壓。這種情況不常見，但如果出現(xiàn)，就必須用方法2或方法3拉高SDA和SCL。

方法2—電平轉換器

如果總線上其它器件在系統(tǒng)接口關斷時不能確定置于高阻態(tài)，則可用單個n溝道增強型MOSFET將每條總線與系統(tǒng)其它部分隔離開。可在總線的MAX9877側增加額外的上拉電阻，使邏輯電平設為高電平。

圖2給出了實現(xiàn)這一方案的電路。V_DDIO是系統(tǒng)的I²C上拉電壓，所有四個電阻必須基于系統(tǒng)I²C時序要求進行選擇。n溝道MOSFET用作雙向電平轉換器，允許MAX9877和基帶的邏輯電平不同，不會影響正常工作。當V_DDIO電源禁止時，電平轉換器允許MAX9877的SDA和SCL引腳保持高電平，因此降低了關斷電流。.


圖2. 增加n-溝道MOSFET 電平轉換器以隔離系統(tǒng)總線

方法3—高邊功率開關

降低MAX9877關斷電流的最后一種方法是在MAX9877電源上串聯(lián)一個高邊開關，必要時電源可以完全與電池斷開，并將MAX9877的關斷電流降至1µA以內。

圖3給出了高邊開關與MAX9877的連接。MAX9877帶有兩個電源引腳(V_DD和PV_DD)，兩者之間的壓差必須保持在0.3V以內。利用一個電源開關保持兩路電源電壓相同，并減少元件數(shù)量。


圖3. 高邊電源開關與MAX9877電源串聯(lián)，可完全消除關斷電流