根據(jù)全加器的定義可知：

輸入為：A，B，Ci其中A，B為被加數(shù)和加數(shù)，Ci為低位進(jìn)位數(shù)。

輸出為：S，Co，其中S為本位和數(shù)，Co為高位進(jìn)位數(shù)。

其邏輯關(guān)系為：

S=A⊕B⊕Ci

Co=AB+（A⊕B）Ci

計(jì)算后，結(jié)果用最小項(xiàng)表示為：

S=m1+m2+m4+m7

Co=m3+m5+m6+m7

查詢74LS151和74LS138的真值表可知：

（一）74LS138

那么利用74LS138可以得到地址端A，B，Ci對應(yīng)的所有最小項(xiàng)，然后用兩個4輸入與非門（74LS20）取得與上面計(jì)算得到的對應(yīng)的最小項(xiàng)和，就能得到想要的結(jié)果?？梢栽O(shè)計(jì)如圖1所示電路：

圖1

圖中，三位撥碼開關(guān)分別代表A，B和Ci。S和Co是兩個燈，代表S和Co的狀態(tài)，為“1”

時(shí)亮，為“0”時(shí)不亮。

下面給出｛A=1，B=0，Ci=0｝；｛A=0，B=1，Ci=0｝；｛A=1，B=1，Ci=0｝和｛A=1，B=1，Ci=1｝四種輸入狀態(tài)下的S和Co狀態(tài)。

圖2（A=1，B=0，Ci=0）

圖3（A=0，B=1，Ci=0）

圖4（A=1，B=1，Ci=0）

圖5（A=1，B=1，Ci=1）

可以看出電路的邏輯關(guān)系是正確的。