ECL,什么是ECL,射極耦合邏輯是什么意思？

ECL的定義

ECL(Emitter Coupled Logic)，中文譯名“射極耦合邏輯”，是一種適合于高性能高速設計的數字邏輯，其工藝如下圖，由一個恒流源式差放電路的輸入端接收輸入信號，由差放電路的輸出端接射隨器形成輸出。

圖 1 ECL工藝原理圖
【注意】 圖中的下拉電阻R必不可少，它在射隨器輸出與一個小于輸出低電平VOL的電壓之間，提供一個使射隨器工作于放大區的直流偏置。很多工程師在設計ECL電路時會漏掉這個電阻，導致ECL輸出電路無法工作。

ECL邏輯的分類
ECL器件有兩個供電電壓VCC和VEE。當VEE接地時，VCC接正電壓，這時的邏輯稱為PECL(Positive ECL)；當VCC接地時，VEE接負電壓，這時的邏輯稱為NECL(Negative ECL)，一般狹義的ECL指的就是NECL。
起初的PECL器件是將VCC接+5V，后來為了直接利用廣泛使用的3.3V和2.5V電壓,出現了VCC=3.3V的LVPECL(Low Voltage PECL)和VCC=2.5V的2.5VPECL，有時把VCC=3.3V和2.5V的情況統稱為LVPECL。
NECL也有同樣的情況。
下面給出ONSEMI對ECL的電壓分類的表：表 1根據電壓供應對ECL的分類

需要指出的是，PECL和ECL并不是指兩種不同的ECL器件，而是同一個ECL器件在不同電壓供應下的表現。也就是說，一個ECL器件，當你給它的電壓供應是VCC=5V，VEE=0V時，它就稱為PECL，當你給它的電壓供應是VCC=0V，VEE=-5V時，它就稱為NECL，如此而已。
1.3 ECL邏輯適合高速設計的特點
相對于傳統的CMOS和TTL工藝，ECL具有以下適合高速電路的特點：
1． ECL的低輸出阻抗(6～8ohm)和高輸入阻抗(可以看作無窮大)使之可以適合于驅動長的可控阻抗傳輸線。它可以驅動50～130ohm特征阻抗的傳輸線而交流特性并沒有明顯的改變。
2． ECL邏輯的swing小(典型800mV)，高低電平之間的轉換迅速；帶來的交流功耗更?。欢铱梢詼p少在高速應用中串擾(crosstalk)和EMI帶來的問題。
3． ECL器件的工藝使之能夠提供差分信號，這是TTL和CMOS工藝所不具備的。而差分信號的優點眾所周知——抗共模干擾能力強，接收容差大，無須額外參考電平來作為判決門限。
4． ECL比TTL或CMOS消耗更多的直流功耗，但是ECL的交流功耗相對于頻率來說近似為常數，而TTL和CMOS的交流功耗是隨頻率的增加而增加的。也就是說，在高速應用中，ECL器件并不比TTL或CMOS器件在功耗問題上處于劣勢。
5． 在時鐘分配的應用方面，由于ECL器件對電壓和溫度的變化不如TTL和CMOS器件敏感，由ECL時鐘驅動產生的時鐘并發性更好，也就是說，輸出時鐘之間的skew更小。
相對于同為差分邏輯的LVDS，ECL具有以下特點：
1． 支持更高的速度。受工藝的限制，LVDS邏輯很少有高于1.5GHz的應用，而ECL邏輯可以應用高于3GHz的場合。
2． 支持更遠距離的傳輸。在大背板或較長線纜的高速信號傳輸場景下，ECL顯然比LVDS更加勝任。
3． 對傳輸線阻抗的適應范圍更寬。LVDS屬于電流型驅動，其終端100ohm匹配電阻兼有產生電壓的功能。因此，為了不改變信號擺幅，該電阻的阻值一般不能取100ohm以外的值。這意味著為了保證較好的信號完整性，LVDS傳輸線的阻抗只能控制在50ohm附近。而ECL可以驅動的傳輸線阻抗范圍要寬得多。
4． 功耗較LVDS高。

ECL邏輯的直流特性

ECL邏輯的高低電平之差一般為800mV，其中心參考電平VBB根據VCC變化，一般為VCC-1.3V。因此， ECL的電平隨VCC的不同而不同。如：
PECL，VBB=5V-1.3V=3.7V，VOH=4.1V，VOL=.3V；
LVPECL，VBB=3.3V-1.3V=2V，VOH=2.4V，VOL=1.6V；
對于所有的NECL（VEE=-5V、-3.3V、-2.5V），均是VBB=0V-1.3V= -1.3V，VOH= -0.9V，VOL=-1.7V。
以上的直流特性只是對一般而言，實際上到具體的器件上還是會稍有不同，同一器件的輸入和輸出也不一樣。設計者應該認真參考器件的DATASHEET來獲得其準確的直流特性。
VCC的大小不但決定了VBB的大小，而且任何VCC上的變化都會以1:1的形式影響一個ECL器件輸出電平的變化，因此，對于一個ECL器件來說，保持VCC的干凈很重要。
關于直流特性，還有很重要的一點就是兩個ECL器件之間的接口，也就是說，我們要特別關注Driver的輸出是否在Receiver的輸入的容差范圍之內。我們稱這個容差范圍為“接收窗口”。如果Driver的輸出沒有落在這個接收窗口之內，就有可能造成接收端的誤判，從而造成設計上的失敗。
因此看兩個ECL器件是否能夠互連，對于Driver，只要是從DATASHEET中得到其輸出高電平VOH和輸出低電平的VOL的范圍；對于Receiver，只要看其關于接收窗口的一些指標，分兩種情況.

高速ECL邏輯入門