關于對Verilog代碼的維護問題

對，你沒看錯，本文就是教你怎么寫出讓同事無法維護的代碼。

命名用拼音

讓他Google翻譯也不知道這個單詞是什么意思，（怎么可能有人定義信號用拼音，對，我見過），這只是先跟他開個玩笑，重點在后面。

assign語句盡量要寫的長

assign flag = data_vld && mode_sel && enable_flag && (data_num[3:0] > 4'd7) && (ram_addr[4:0] > 4'd15) && ((cur_state != STATE_A) && (next_state == STATE_A))   
 || ((cur_state != STATE_B) && (next_state == STATE_B))；

類似于這樣，相信我，他看代碼的時候，收集覆蓋率的時候都會哭的。

if里面的條件盡量寫長些，else-if的分支盡量寫多些

always @(*)begin  if(data_vld && mode_sel && enable_flag && (data_num[3:0] > 4'd7) && (ram_addr[4:0] > 4'd15) && ...)  
else if(enable_flag && (data_num[3:0] > 4'd7) && (ram_addr[4:0] > 4'd15))...    ...

效果同上

計數器不清零

在不容易被發現的計數器的部分，別給這個計數器清零，讓他自己上溢，然后再從0開始計數，這樣還可以在滿足功能的情況下通過很多case，甚至可能到最后都不會驗出錯。但是冷不丁的什么時候出現問題，驚出他一身冷汗。

狀態機命名沒有含義

最簡單的方法是，S0，S1，S2，S3。直接讓他懵逼

高級一點的方法是，CAL_PRE，代表計算前一個狀態，最后在這個狀態把所有的計算都一干。

NORM、PROC，這兩個狀態本來是連續跳轉的，但在NORM狀態啥都別干，空等一拍出來，然后在PROC狀態把NORM和PROC狀態的事情通通干掉，直接讓他兩眼瞪直。

計數器等于常數比較判斷

狀態機跳轉出來的使能條件為把一個計數器計數到一個固定值，比如cnt == 147，狀態機跳出當前狀態，相信我如果沒有記錄，最后不光他忘了，你也會忘記這個數是什么意思。

信號命名盡量相似

a_size，a_size_num，a_norm_size，a_special_size

cnt1，cnt2，cnt3，誰知道這幾個cnt分別是干嘛的

這樣一套組合拳，直接把他打趴。

制造X態不傳播假象

assign data_out[5:0] = ({6{data_vld0}} & data0[5:0])   
  | ({6{data_vld1}} & data1[5:0]);
always @(*)begin   
  if(data_vld0)   
       data_out[5:0] = data0[5:0];  
   else if(data_vld1)     
    data_out[5:0] = data1[5:0];   
  else     
     data_out[5:0] = 6'd0; end

第一種寫法，如果data_vld0是X態，會在仿真的時候直接暴露出來，但是換第二種寫法，就不一定了。是因為if-else和case不能傳播不定態，有的EDA工具有X態傳播選項，可以強行傳播，一般也需要license，但并不是所有的EDA工具都有這個功能。所以，如果深諳這樣的操作，甚至可以直接把芯片搞廢，讓他直接原地爆炸。

打補丁，補丁套補丁

調試代碼的過程中遇到棘手的bug，反復修改了多次問題都無法收斂，千萬別想著重寫，采用打補丁的方式，補丁套補丁，補丁的代碼甚至要多過原代碼，這樣他才無法繼續維護。

設計文檔描述

設計文檔描述關鍵的地方一筆帶過，盡量別詳細。

總之

總之，我們的口號是—— *Write Everywhere, Read Nowhere*

編輯：黃飛

閱讀全文

Verilog(109207) Verilog(109207)
計數器(92682) 計數器(92682)

一個簡單的8位處理器完整設計過程及verilog代碼

一個簡單的8位處理器完整設計過程及verilog代碼,適合入門學習參考，并含有作者個人寫的指令執行過程。

2023-04-10 11:43:07

2392

分享一些優秀的verilog代碼高質量verilog代碼的六要素

高質量的verilog代碼至少需要包含以下幾個要素：可讀性、功能、性能、標準化、穩定性、可定位。

2023-07-18 10:09:07

601

Verilog HDL代碼

誰可以用Verilog HDL寫一個關于彩燈控制器的代碼，要求如下：1、設計一個彩燈控制器，使彩燈（LED管）能連續發出四種以上不同的顯示形式；2、隨著彩燈顯示圖案的變化，發出不同的音響聲。教學提示

2016-03-10 17:08:14

Verilog HDL代碼書寫規范

本帖最后由 lee_st 于 2017-10-31 08:46 編輯 Verilog HDL代碼書寫規范

2017-10-21 20:53:14

Verilog HDL代碼書寫規范

1. 目的本規范的目的是提高書寫代碼的可讀性、可修改性、可重用性，優化代碼綜合和仿真的結果，指導設計工程師使用VerilogHDL規范代碼和優化電路，規范化可編程技術部的FPGA設計輸入，從而做到

2017-12-08 14:36:30

Verilog HDL代碼書寫規范

Verilog HDL代碼書寫規范

2017-09-30 08:55:28

Verilog HDL實用精解配套源代碼

輕松成為設計高手Verilog HDL 實用精解配套源代碼。

2023-10-09 06:28:14

Verilog代碼的基本程序框架

了解一下Verilog代碼的基本程序框架，這樣可以讓我們先對Verilog程序設計有一個整體的概念把握，進而在后續的Verilog語法學習中做到有的放矢。閱讀本節時請著眼于大體，而不要過分去苛求細節語法，細節的語法介紹將在后續的小節中慢慢展開。

2021-07-27 07:51:28

verilog代碼

誰有ad9284或者ad9741的verilog代碼，其他8bit 250Msps的ad也行，可以發郵箱feisheqq@sina.cn謝謝

2014-04-12 23:25:16

verilog的秒表設計代碼

verilog的秒表設計代碼防抖模塊：module button_scan(clk, bin, bout);inputclk;inputbin;outputbout;reg bout

2012-08-15 16:27:43

關于Verilog hdl 簡易交通燈設計

本人菜鳥一枚，想請教大家，在用Verilog hdl編程關于簡易交通燈時候，如何設置燈閃爍？

2016-11-19 10:47:18

關于Verilog代碼對齊

如題，求賜教，有沒有什么軟件或者插件能夠讓verilog 代碼自動對齊啊？

2015-04-10 18:31:19

關于通用變頻器日常的維護與檢修工作

2021-04-30 07:18:17

DDS的VERILOG原代碼

DDS的VERILOG原代碼

2012-08-11 09:35:16

DPWM的Verilog代碼

在做基于FPGA的數字電源，但是DPID和DPWM的Verilog代碼不太會啊，有沒有寫過的大神幫幫忙啊

2020-08-17 17:03:23

ICM60206的Verilog版代碼在這

ICM60206的Verilog版代碼在這：因為筆者需要使用這個芯片的SPI模式，所以這篇學習筆記主要關于SPI。ICM20602是六軸運動跟蹤設備，集成了3軸加速度計和3軸陀螺儀。Gyroscope：陀螺儀；Accelerometer：加速度計。幾個有用的性能特征3軸陀螺儀可...

2021-07-23 08:28:09

db3小波VERILOG代碼

各位大俠，誰有db3小波VERILOG代碼，分享一下，謝謝了。

2012-05-18 20:34:35

【分享】verilog代碼書寫規范

FPGA verilog代碼書寫規范，很好的借鑒

2015-05-21 11:36:27

典型電路的Verilog代碼介紹

測試文件的模板代碼2 典型電路的Verilog代碼2.1 自加一電路add_1（如：n++）3 典型例題與答案3.1 例題13.2 例題21 模板代碼1.1 輸出時序邏輯的模板代碼1.1.1 異步復位的時序電路（用的最多）always@(posedge clk or negedge rst_n)begi

2022-02-17 07:11:08

國外經典verilog代碼

Language",by D.E.Thomas and P.R. Moorby例子代碼比較實在，可以看下國外的verilog代碼風格。缺點是沒有注釋，大家不明白可以提出來。

2012-11-02 14:05:22

基于Verilog的100多個例程代碼

基于Verilog的100多個例程代碼

2013-04-21 20:55:00

如何編寫代碼Verilog

大家好，我是新手使用Xilinx板。最近我被分配了一個任務來編程VIRTEX II PRO 1152板。你能給我一個廣泛的想法，從我可以學習使用它開始一些好的來源。我必須編寫代碼Verilog的。謝謝你期待快速回復DHIRAJ

2020-06-02 09:40:36

異步sram測試verilog代碼

異步sram測試verilog代碼是個很好的參考程序。

2013-01-13 10:24:30

是否可以使用邏輯單元的verilog代碼？

我想知道我是否可以使用邏輯單元（Spartan 6）的verilog代碼，這樣我就不必花時間為邏輯單元編寫verilog代碼。這可以節省我的時間，讓我專注于其他部分內容，因為我有一個很短的時間來完成

2020-03-10 09:45:39

CAN總線控制器Verilog代碼

CAN總線控制器Verilog代碼

2008-05-20 10:32:12

167

pcit32 verilog lattice源代碼

pcit32 verilog lattice源代碼:The evolution of digital systems over the past two decades has placed new

2009-06-14 08:46:27

ref ddr sdram verilog源代碼

ref ddr sdram verilog源代碼 File/Directory Description

2009-06-14 08:48:01

ref sdr sdram verilog代碼

ref-sdr-sdram-verilog代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM

2009-06-14 08:50:44

xapp354 verilog代碼

xapp354 verilog代碼 THIS DESIGN IS PROVIDED TO YOU 揂S IS? XILINX MAKES AND YOU RECEIVE NO WARRANTIES

2009-06-14 09:17:35

曼徹斯特編解碼,manchester verilog代碼,X

曼徹斯特編解碼,manchester verilog代碼,Xilinx提供 THIS DESIGN IS PROVIDED TO YOU "AS IS". XILINX MAKES AND YOU

2009-06-14 09:33:15

200

五個ARM處理器核心verilog/VHDL源代碼

五個ARM處理器核心verilog/VHDL源代碼有幾中編程語言。.net.vbh...

2010-02-09 11:32:13

138

Verilog代碼書寫規范

Verilog代碼書寫規范本規范的目的是提高書寫代碼的可讀性、可修改性、可重用性，優化代碼綜合和仿真的結果，指導設計工程師使用

2010-04-15 09:47:00

106

fpga實現jpeg Verilog源代碼

本站提供的fpga實現jpeg Verilog源代碼資料，希望能夠幫你的學習。

2011-05-27 15:09:53

200

Verilog HDL代碼描述對狀態機綜合的研究

有許多可綜合狀態機的Verilog代碼描述風格,不同代碼描述風格經綜合后得到電路的物理實現在速度和面積上有很大差別。優秀的代碼描述應當易于修改、易于編寫和理解,有助于仿真和調

2011-12-24 00:52:00

Verilog代碼覆蓋率檢查

Verilog代碼覆蓋率檢查是檢查驗證工作是否完全的重要方法，代碼覆蓋率（codecoverge）可以指示Verilog代碼描述的功能有多少在仿真過程中被驗證過了，代碼覆蓋率分析包括以下分析內容。

2012-04-29 12:35:03

7899

Verilog代碼命名六大黃金規則

電子發燒友網核心提示：關于Verilog代碼中命名的六大黃金規則。 1. 系統級信號的命名。系統級信號指復位信號，置位信號，時鐘信號等需要輸送到各個模塊的全局信號；系統信號以字

2012-09-04 14:40:23

5744

夏宇聞老師優秀的verilog教程課件

本資料是關于夏宇聞老師優秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。

2012-09-27 15:00:49

469

基本組合邏輯功能雙向管腳的Verilog HDL源代碼

電子發燒友網核心提示：本例程是Verilog HDL源代碼：關于基本組合邏輯功能中雙向管腳的功能實現源代碼。 Verilog HDL: Bidirectional Pin This example implements a clocked bidirectional pin in Verilog HDL.

2012-10-15 11:28:26

1525

多路選擇器（MUX）功能實現Verilog HDL源代碼

電子發燒友網核心提示：本例程是Verilog HDL源代碼：關于基本組合邏輯功能中多路選擇器（MUX）的功能實現源代碼。注意：程序運行在不同軟件平臺可能要作一些修改，請注意閱讀程序

2012-10-15 11:40:32

21787

二進制到BCD碼轉換的Verilog HDL源代碼

電子發燒友網核心提示：本例程是Verilog HDL源代碼：關于基本組合邏輯功能中二進制到BCD碼轉換的功能實現源代碼。注意：程序運行在不同軟件平臺可能要作一些修改，請注意閱讀程序

2012-10-15 11:48:05

6619

二進制到格雷碼轉換的Verilog HDL源代碼

電子發燒友網核心提示：本例程是Verilog HDL源代碼：關于基本組合邏輯功能中二進制到格雷碼轉換的功能實現源代碼。注意：程序運行在不同軟件平臺可能要作一些修改，請注意閱讀程

2012-10-15 11:52:00

3612

7段譯碼器的Verilog HDL源代碼

電子發燒友網核心提示：本例程是Verilog HDL源代碼：關于基本組合邏輯功能中7段譯碼器的功能實現源代碼。注意：程序運行在不同軟件平臺可能要作一些修改，請注意閱讀程序中的注釋

2012-10-15 11:52:40

22583

交通燈Verilog設計源代碼

交通燈Verilog設計，關于FPGA的。

2022-03-22 12:07:39