1. 迭代閉環(huán)思維

還記得小時候我們學習騎自行車的場景嗎？一種是：親自嘗試模仿去騎，摔跤后總結(jié)下然后再嘗試去騎，一遍又一遍的摔跤再嘗試，然后越騎越好；另外一種是：在別人的指導下，按照別人的套路去練習，也越騎越好。

雖然這2種方式都學會了騎自行車，但差別還是很大的，前者是自我模仿思考的迭代閉環(huán)的學習方法，是小孩子常用的方法，比如小孩子學說話、走路等，這種方法的好處是學會了還能舉一反三，不好的地方就是花掉的時間失敗成本會更高；后者是套路式的學習方法，按照套路武功秘籍練好各式各招就會了，是年齡大的人常用的方法，這種方法的好處是學習的成本低，不好的地方是思考反饋會越來越少。

其實，現(xiàn)在我們仔細想下：小孩子為什么喜歡問為什么，因為小孩子是自我模仿思考的迭代閉環(huán)的學習方法；反而越大的人卻越來越討厭問為什么，因為大人更喜歡套路式學習方法，喜歡玩套路。

在這里，希望長大的我們，學習能多一些迭代閉環(huán)的思想方法，這樣會因為我們迭代閉環(huán)的次數(shù)越多，學習就會越來越系統(tǒng)，也越學越快，越學越簡單。就好比FPGA的設(shè)計一樣，迭代次數(shù)越多，設(shè)計會越來越好。

FPGA設(shè)計的特點是需要不斷不斷的迭代各個設(shè)計流程來達到最終的設(shè)計，同時迭代的成本大，它比單片機開發(fā)更注重迭代的開發(fā)思想。所以，設(shè)計的前期一定要從系統(tǒng)的角度考慮好系統(tǒng)的方案，然后在系統(tǒng)這個方案中不斷的迭代，不然后期發(fā)現(xiàn)由于系統(tǒng)方案的問題就得不償失了，好的系統(tǒng)架構(gòu)就是成功一大半了。其中，在FPGA設(shè)計中可以通過增量編譯來加快我們的開發(fā)。

2. FPGA增量編譯

FPGA增量編譯可以理解為：當設(shè)計流程90%左右的設(shè)計是一樣的話，就可以利用上次的結(jié)果來加速設(shè)計，當然如果設(shè)計中大部分不一樣的話，利用增量編譯就得不償失。下面我們看看vivado中的增量編譯：

使用增量編譯時，可查看ug904文檔，里面有詳細介紹，主要利用Vivado的dcp類型的文件，dcp文件是Design Check Point文件，即一些中間節(jié)點文件，保存各個階段的結(jié)果，為復用提供了方便。使用增量編譯有2種方式：

在項目模式下：

1) 通過右鍵點擊新實現(xiàn)方案運行 impl_2 ，并從彈出的菜單中選擇設(shè)置增量編譯；

2) 瀏覽增量編譯檢查點參考DCP文件并點擊確認；

3) 繼續(xù)運行實現(xiàn)方案，會明顯發(fā)現(xiàn)編譯時間縮短。

在非項目模式下：

在opt_design后運行以下命令：
%read_checkpoint -incremental reference_routed.dcp

上圖的編譯時間發(fā)現(xiàn)：增量編譯后，可以大大減少編譯時間，工程越大后的效果越明顯。注意：

1) 當參考設(shè)計和當前設(shè)計的相似度大于95%的，最適合用增量編譯技術(shù)，但相似度低于75%時，工具會建議關(guān)閉增量編譯；

2) 有些時候，雖然是很小的RTL改動，也會造成網(wǎng)表的巨大差異，比如：改變HDL中的端口，增加總線的參數(shù)等，這個時候其實不適合用增量編譯的。