介紹了可編程邏輯器件（PLD）的發(fā)展和現(xiàn)狀、主要類型、特點及其選用準則，并介紹了復雜可編程邏輯器件（CPLD）在近程偵察雷達多功能信號發(fā)生器及信號處理器中的應(yīng)用。
???? 關(guān)鍵詞：可編程邏輯器件，偵察雷達，信號處理
　　?
1引言
　　雷達技術(shù)的發(fā)展很大程度上依賴于元器件尤其是集成電路（IC）的發(fā)展。隨著大規(guī)模、超大規(guī)模集成電路的發(fā)展，雷達的體積越來越小，重量越來越輕，功能越來越復雜。集成電路發(fā)展到今天，功能固定的IC已不能滿足人們?nèi)找嬖鲩L的設(shè)計需要，于是構(gòu)造各種用途的通用芯片——可編程邏輯器件（Programmable Logic Device）便應(yīng)運而生。PLD大大簡化了系統(tǒng)設(shè)計，縮小了系統(tǒng)規(guī)模，提高了系統(tǒng)可靠性，能夠適應(yīng)各種應(yīng)用需要，尤其適用于小批量、多品種的軍品研制。本文介紹了PLD器件的發(fā)展和現(xiàn)狀、主要類型、特點及其選用準則，并介紹了復雜可編程邏輯器件（CPLD）在車載／便攜兩用式近程戰(zhàn)場偵察雷達中的應(yīng)用。
2可編程邏輯器件的發(fā)展和現(xiàn)狀〔1〕，〔2〕
　　PLD實際上是一種“與－或”兩級結(jié)構(gòu)器件，其最終邏輯結(jié)構(gòu)和功能由用戶編程決定，兼有標準邏輯器件和半定制邏輯器件的優(yōu)點。早期的PLD器件包括PAL（Programmable Array Logic）、PLA（Programmable Logic Array）和GAL（GeneralArray Logic），這些PLD器件相對比較簡單，由于工藝條件的限制僅能實現(xiàn)較小規(guī)模的電路，一般只有幾百門。
　　八十年代后，出現(xiàn)了在PAL結(jié)構(gòu)基礎(chǔ)上擴展的EPLD（Erasable Programmable Logic Device）、CPLD（Complex Programmable Logic Device）和FPGA（Field Programmable Gate Array），它們都具有體系結(jié)構(gòu)和邏輯單元編程靈活、集成度高以及適用范圍寬等特點。這些器件不僅規(guī)模大、集成度高，而且使用更加靈活。
　　自九十年代以來，PLD器件得到了飛速發(fā)展，向高集成度、高速度和低價位方向不斷邁進，它們主要有以下幾方面的特點：
　 （1）集成度越來越高，如Altera公司的10K系列已在25萬門以上,具有1萬個以上寄存器，40kbit嵌入式存儲器,使得集成復雜信號處理算法成為可能。Raphael系列已到100萬門以上,集成了FLE X10K 、FLEX6000、MAX7000的所有優(yōu)點，可進行系統(tǒng)單片設(shè)計。
　 （2）在系統(tǒng)編程（ISP）和在線路重新配置（ICR）技術(shù)，使得PLD具有開發(fā)周期短、設(shè)計方案變更容易等優(yōu)點。
　 （3）嵌入式存儲器技術(shù)在PLD內(nèi)部嵌入一定數(shù)量的存儲器，存儲器類型有雙口SRAM、ROM、FIFO等，可用于存儲信號處理的系數(shù)、中間結(jié)果等。
　 （4）采用了時鐘鎖定和倍頻技術(shù)，解決了時鐘的　　脈沖延遲和偏斜問題，并使PLD內(nèi)部時鐘更高。單個16bit乘法器速度可達100MHz以上，這正是大帶寬高速實時信號處理所需要的。
　 （5）電子設(shè)計自動化（EDA）工具日益豐富和完善，方便了用戶對設(shè)計的輸入、綜合和仿真。
　　PLD具有上述諸多優(yōu)點，所以應(yīng)用領(lǐng)域不斷擴大，在雷達信號處理領(lǐng)域的應(yīng)用也日漸活躍。
3可編程邏輯器件（PLD）的種類及選用〔2〕
　　PLD器件的種類很多。按基本結(jié)構(gòu)可分為二類，一類是在PAL結(jié)構(gòu)基礎(chǔ)上擴展的CPLD，另一類是標準門陣列邏輯單元型的FPGA器件。CPLD內(nèi)部連線相對固定，可預(yù)先確定待實現(xiàn)邏輯的延時參數(shù)，內(nèi)部時延小，有利于器件在較高頻率工作，并具有較高的邏輯利用率，特別適合于計數(shù)器、算術(shù)運算、控制電路和較為復雜的狀態(tài)機的實現(xiàn)等。FPGA的電路核心是可構(gòu)造的邏輯塊，用戶可對邏輯塊及各邏輯塊之間的互連資源進行編程，從而實現(xiàn)復雜的邏輯功能。同CPLD相比，F(xiàn)PGA集成度更高，可實現(xiàn)更為復雜的電路功能，但速度較低，可預(yù)測性比較差，時序是否滿足要求只有在芯片內(nèi)部布局布線完成之后方可確定。
　　另一方面，也可根據(jù)可編程次數(shù)將PLD器件分為采用反熔絲技術(shù)的一次編程型和采用SRAM、FLASH RAM、EPROM或EEPROM的可重復編程型。前者具有體積小、集成度高、互連線特性阻抗小、可獲得較高速度等特點，且無需外接PROM、EPROM，其缺點也顯而易見：只能一次編程。采用SRAM的可重復編程型的FPGA將每個邏輯塊的功能以及它們的互連模式存儲在芯片中的SRAM存儲單元中，其最大優(yōu)點是可重復快速編程和具有在線可重構(gòu)系統(tǒng)的能力，特別適合產(chǎn)品原型設(shè)計。缺點是需外接PROM或EPROM。采用FLASHRAM、EPROM或EEPROM的CPLD既可重復編程又不需外接PROM或EPROM，但成本比一次性編程器件高一些，且通常不能在線重構(gòu)系統(tǒng)。
　　關(guān)于PLD的選用，首先，用戶可根據(jù)設(shè)計的需要確定選擇哪一類的PLD器件。從需要實現(xiàn)的電路功能上考慮，如果是有規(guī)劃的同步設(shè)計，如狀態(tài)變換器、地址譯碼器和大規(guī)模二進制同步計數(shù)器，宜選用CPLD；如果是多級邏輯應(yīng)用、快速流水線設(shè)計或大型寄存器電路，則選用FPGA比較合適。從使用場合考慮，若用于航天、軍事領(lǐng)域，反熔絲技術(shù)的一次編程型PLD是首選，如果是產(chǎn)品的原型設(shè)計，則應(yīng)選用可重復編程型的PLD器件。
　　其次，選定某一廠家的產(chǎn)品。生產(chǎn)同類器件的廠家很多，用戶須綜合考慮軟件支持、產(chǎn)品設(shè)計性能改進的余量、設(shè)計應(yīng)用的延續(xù)性和可擴展性、性價比等多種因素來選擇合適的器件生產(chǎn)廠家的產(chǎn)品。
　　最后，根據(jù)芯片容量、封裝形式、速度級別以及溫度范圍等等，在選中的某廠家的產(chǎn)品中選擇具體的型號。
　　選擇合適的PLD芯片是設(shè)計成功的第一步，如果設(shè)計要求在短期內(nèi)完成，在選擇芯片時可適當留有余量；如果時間允許，則可以在仿真完成之后再確定芯片的型號。
4CPLD在雷達多功能信號發(fā)生器中的應(yīng)用
　　近程戰(zhàn)場偵察雷達的多功能信號發(fā)生器需要在雷達總控制器的控制下產(chǎn)生以下信號：偽碼調(diào)相激勵信號、多個距離支路的參考碼信號、遠近程正弦調(diào)頻信號以及自檢結(jié)果等等。其中數(shù)字信號的產(chǎn)生可用PLD實現(xiàn)。由于這是一個有規(guī)則的同步設(shè)計問題,我們選用CPLD型的器件。綜合考慮容量、速度、功耗、設(shè)計工具等各方面的因素，我們選用Atmel公司的ATV2500L－30PI來實現(xiàn)。其功能框圖見圖1。
???????????????????????

　　在時鐘的驅(qū)動下，偽隨機碼發(fā)生器產(chǎn)生特定長度的偽隨機碼信號用作發(fā)碼，該發(fā)碼經(jīng)過激勵，形成偽碼調(diào)相激勵信號，同時該偽碼在延時控制信號的控制下，產(chǎn)生不同延時的搜索用距離支路的參考碼和聽距離支路的參考碼，將時鐘經(jīng)過分頻還產(chǎn)生一個方波信號，方波信號周期可由遠近程控制信號控制，它經(jīng)過濾波放大后作正弦調(diào)頻信號用。自檢電路對所產(chǎn)生的各種數(shù)字信號進行自檢，并形成自檢結(jié)果。采用CPLD器件后，實現(xiàn)上述所有功能，其功耗只有20mW。
5CPLD在雷達信號處理器中的應(yīng)用
　　近程戰(zhàn)場偵察雷達的信號處理器需要同時對多個距離支路的輸出信號進行采樣、A／D變換、數(shù)據(jù)存儲和實時數(shù)字信號處理。其中的采樣控制信號、A／D變換的通道選擇信號、數(shù)據(jù)存儲的地址信號和存儲控制信號也可以用PLD產(chǎn)生。由于這是一個大規(guī)模同步計數(shù)的問題，我們綜合考慮各方面的因素也選用Atmel公司的ATV2500L－30PI來實現(xiàn)。其功能框圖見圖2。
?????????????????????????
　　在時鐘驅(qū)動下，經(jīng)分頻器得到一定占空比的信號作為采樣控制信號，控制A／D變換電路的啟動，A／D變換通道的選擇則由通道選擇計數(shù)器產(chǎn)生的
通道選擇信號控制。A／D變換后將模擬信號轉(zhuǎn)換為數(shù)字信號，在存儲控制信號的控制下存入雙口RAM中，而數(shù)據(jù)存儲的地址信號則由數(shù)據(jù)存儲地址發(fā)生器自動產(chǎn)生。這樣，在信號處理器中只需要一片A／D變換器，一片雙口RAM和一片由CPLD實現(xiàn)的采樣控制電路，各個距離支路輸出的模擬信號就有秩序地被轉(zhuǎn)換成數(shù)字信號并按一定的要求自動存入雙口RAM的指定區(qū)域。采用CPLD后，實現(xiàn)采樣控制電路的所有功能只需10mW。
6結(jié)束語
　　本文采用CPLD完成了以往需要電路板才能完成的雷達信號發(fā)生電路和采樣控制電路的設(shè)計。設(shè)計的CPLD已在某近程戰(zhàn)場偵察雷達中應(yīng)用，實踐證明：應(yīng)用CPLD簡化了系統(tǒng)結(jié)構(gòu)，減小了體積，降低了功耗，提高了系統(tǒng)的可靠性。

1　高梅國，潘君，陳煒煒．三種信號處理器的CPLD設(shè)計．電子技術(shù)應(yīng)用，1999，25（3）：9～11
2　李文，于偉．如何正確選擇FPGA器件．電子技術(shù)應(yīng)用，1998，24（2）：58～60