在定義關系密切的 PSoC3 和 PSoC5 系列產品時，賽普拉斯的架構師決定不再在競爭激烈的市場中僅僅提供一款同質化的產品。不管采取什么架構，硬件的功能都應重點用于高效地實現有用的工作目的。我們希望 PSoC 真正成為片上可編程解決方案，能夠解決實際客戶遇到的實際問題。

????? 為了給新一代 PSoC 器件提供更強的解決問題的功能，我們采用了一系列獨特的外設和信號處理塊，既有模擬的，也有數字的。本文將重點討論這些大幅簡化采集信號數字濾波工作的信號處理塊，并討論該技術已經在其中證明自身實力的一些應用。

　　嵌入式數字濾波的架構增強

　　首先，我們為什么希望使用嵌入式濾波器而不是將信號處理指令集成到普通的微控制器中呢？究其原因就是項目設計層面和系統集成層面的分區問題。在項目開發過程中，項目的規模、目標和整體架構經常發生變化。單核單片式編碼項目要想跟上這種變化的速度，著實是一個挑戰，尤其是目前的項目常常是由非集中化的多個不同設計團隊一起完成的，這更增加了相關的難度。在塊層所使用的功能元件中嵌入信號處理，能確保項目管理在元件設計層面實現分支，同時也能確保在算法改變時，信號處理負載發生的差異不會影響通信管理等時間關鍵性任務。

　　數字濾波器塊 (DFB) 是首款PSoC3 和 PSoC5 系列產品中支持嵌入式數字濾波的硬件元素，這是一款連接于外設總線的小型數字濾波器引擎。實際上，它是存儲器、MAC、ALU 和微代碼控制庫的緊密組合，其 VLIW 架構能支持不同的操作，如 24 位 x 24 位到 48 位乘法和加法等能以系統時鐘速率并行執行，在 PSoC3 中的頻率可高達 67MHz，而在 PSoC5 中的頻率則可達 80MHz。數據和系數存儲在一對專門的本地 128x24 位存儲器中，并能在整個系統總線上進行存取。許多濾波拓撲都能在這一結構上高效編碼。

　　配合嵌入式數字濾波應用 DFB 的是通用數字塊 (UDB) 陣列。它在多功能架構中結合了 PLD 和數據路徑／ALU塊，既能用于數字數據源集和匯集連接，也能用于高時鐘速率重復結構，如級聯積分器／梳狀濾波器 (CIC) 和噪聲成形數字轉換器。

　　在 PSoC3 和 PSoC5 系統中如何使用嵌入式數字濾波

　　數字濾波器塊可通過幾種方式使用。PSoC Creator 中集成的濾波器設計工具支持拖放工作方式，將數字濾波包括到信號流程中來。啟動時 PSoC Creator 配套提供了專用的 FIR 濾波器“組件”，在系統中可以像其他塊一樣使用。該組件能對信號應用多種不同濾波器，既能單獨使用，也能組合使用。圖 1 顯示了該組件的屏幕截圖，從中我們看出它在 PSoC Creator 項目中的使用情況以及設置屬性的配置窗口。今后，更多濾波器拓撲和互動濾波器設計向導還將添加到 PSoC Creator中。

　　圖 1：PSoC Creator 中的標準 FIR 濾波器組件

　　與第一代 PSoC 產品一樣，我們的客戶和我們自己的系統工程師一直期待著全新 PSoC3和 PSoC5 應用的到來。PSoC 的核心理念一直是推出靈活的產品，支持在產品設計時還暫未設想到的全新應用。這種靈活性同樣適用于數字濾波器塊等功能塊。我們已經用該塊開發了幾款定制應用，并作為組件實施于 PSoC Creator 原理圖中。由于信號處理與主 CPU 相分離，我們能通過一系列 Creator 組件實現 IP 的重復使用，而全部設計人員都能共享這些組件。

　　使用 PSoC3/5 的高性能嵌入式濾波示例

　　?“時間校正”濾波器——多相內插

　　如果用 PSoC3 來滿足近期電表讀取應用的概念設計要求，我們需要補償單 Δ-Σ ADC 的通道間計時偏置，滿足多相電壓和電流多路復用的要求。如果不糾正上述時差的話，系統準確性就會在加載低功耗因數期間快速下降，而且在線路頻率高諧波的功耗估算也會出問題。

　　數字濾波器塊非常適用于 FIR 濾波器，我們用它來創建多相內插濾波器。在我們的原型設計中共有四個通道，每個通道有 20 個抽頭 (tap)。該濾波器從單 ADC 獲得多路復用的數據流，將其“解包”為四個新的數據流，上述解包通道的信號延遲有差別，就好像信號同時被四個采樣 ADC 捕獲一樣，需要對采樣時間進行校正。圖 2 顯示了四輸入多路復用轉換器順序采樣相同（帶限）信號所得的四個數據集。

?

點擊看原圖

圖 2：ADC 的四個順序多路復用輸入獲得相同的信號……

　　圖 3 顯示了內插濾波器系統的四個輸出，我們看到底層帶限波形在形狀和計時方面都已經得到了準確重構。這種方法使單個高品質 ADC 能滿足極高的計量準確性要求，支持各種相關功率因數和諧波頻率要求。這種方法對其他需要高效同時采樣的應用而言同樣適用。

?

點擊看原圖

　　圖 3：……嵌入式多相內插濾波器消除了偏差。

　　用于功率計的其他濾波器

　　數字濾波器塊在我們的計量設計中還提供了另外兩種有用的濾波器功能。首先，為了支持“經典”基本無功功率的準確計算，我們采用了計算機優化的相移濾波器。大多數商業計量芯片都使用時間延遲或積分器來提供所需的 90 度相移。前一種方法的振幅特性曲線是平的，但在線路頻率值不準確時會造成相移不準。后一種方法會出現相反的問題，也就是說，相總是準確的，但振幅則會根據頻率出現變化，這樣導致的結果是它只能滿足要求最不嚴格的計量應用，但對其他應用都不適用。上述兩種方法對我們來說都不適用。

　　我們嵌入了在整個線路頻率范圍上都超出了最嚴格的無功功率準確度要求的 6 極點 IIR 濾波器（圖 4 和圖 5），從而避免使用會消耗整個系統處理功率的希爾伯特變換器方法。此外，我們的方法還具有低通特性，可大幅減弱電流波形中的諧波，使無功功率估算能獲得基本信息。

　　圖 4 和圖 5：頻率為 50Hz 的專用? n="6" 嵌入式 IIR 精確正交生成器。

　　現代電表應用中還有一個重要的頻率響應整形電路，即補償 di/dt 類型電流感應器（如羅氏線圈或 Sentec Mobius）頻率響應所需的積分器。這種電路的低頻響應上升會加重前端本身的低頻模擬噪聲問題。這對標準的有源功率測量不構成問題，但客戶對擴大電流檢測動態范圍的需求越來越高，以便確保電力基礎設施的視在功率和有效耗散得到準確計算。在電流極低的情況下，積分器的噪聲組件會導致電流測量出現較高的誤差。

　　此外，由于增益不能無限上升，否則 DC 增益就會無限加大，因此積分器在傳統器件中會降低到較低的頻率，這就會產生對高精度應用而言非常明顯的相誤差問題。為了支持 di/dt 感應器的可選使用，我們設計了另一種 6 極點 IIR濾波器，用來限制低頻響應（根據前端設計的不同，集成噪聲性能提升了 9 ~ 15dB），同時還能在工作頻帶中提供理想積分器的振幅和相響應，實現比作為參照的“標準”計量芯片（圖 6 中的綠色跡線）更高的準確性。

　　上述所有信號處理工作都由數字濾波器塊在高品質 Δ-Σ 調制器提供的相關多路復用信號上自動實施，不需要處理器的干預。

　　圖 6：嵌入式 IIR 濾波的高準確度低噪聲積分器（藍色跡線）

　　通信濾波器和檢測器

　　IEC 61334-5 SFSK 電力線通信標準在計量應用中非常流行，它采用了 SFSK（Spread FSK）標準。該標準是從 FSK（頻率移動鍵控）發展而來的，其中標記頻率和空間頻率的距離比通常的數據速率要大得多。如果抵達信號被一對銳帶通濾波器拆分，只挑出標記或空間頻率分量，則數據調制就能從兩個通道之一中獨立提取出來。由于在濾波器頻率響應不重疊的情況下，單音調干擾源不能同時阻止兩個通道的解調制，因此這有助于提高抗干擾能力。基于相關器的傳統 FSK 解調器不能實現這么出色的抗干擾性。

　　圖 7 和圖 8 顯示了常見標記／空間頻率對情況下，一對設計用于數字濾波器塊的濾波器頻率響應。上述濾波器可方便地進行重新配置，隨時滿足不同頻率和帶寬要求。在實際實施方案中，濾波器從主 ADC之一獲得輸入，而在此之前需要通過圍繞 PGA（可編程增益放大器）構建 AGC 電路。

　　圖 7和圖 8：60/73kHz SFSK 的嵌入式分割濾波器；2x n="8" IIR，速度為 384ksps。

　　為了從濾波后的信號中提取數據，要對每個信號的絕對值進行校正（在數字濾波器塊中設置適當控制寄存器位即可實現）。

　　圖 9：極端過載條件下從兩個濾波器通道中檢測到的輸出

　　校正信號通過同樣運行在數字濾波器塊上的低通濾波器，并同跟蹤信號電平的閾值進行比較。在我們希望構建的 PSoC5 實施方案中，每個通道的 SNR 由通用數字塊邏輯加以估算，數據傳遞給標準內部UART，所有這些都無需 CPU 的一般干預。圖 9 顯示了交叉

頻率為 66.5kHz 且存在 +30dB 干擾音時，在最終輸出處對調制信號檢測到的響應。兩個數據流均未受影響。

　　精確音頻均衡器（圖形均衡、段均衡和任意均衡）

　　PSoC3 和 PSoC5 數字濾波功能結合靈活的可編程通用數字塊，可為消費音頻產品和配件設計提供可擴展的靈活平臺。為了演示 PSoC3 的音頻濾波功能，我們設計了一款運行在數字濾波器塊上的立體聲十頻段圖形均衡器，其濾波器系數由 CPU 通過遠程應用提供的目標增益值即時計算得出。立體聲音頻編解碼器通過標準的I2S 接口連接到 PSoC3。該設計與通過單一本地晶體生成所有標準音頻主時鐘頻率的頻率合成系統共同實施在通用數字塊陣列上，其抖動較低，能夠滿足優質音頻回放的要求。該合成系統可同步于一般數字接口格式的成幀模式。

點擊看原圖

　　圖 10和圖 11：PSoC3 中嵌入式濾波的觸摸控制頻率響應

　　在 44.1kHz 采樣率下，十頻段立體聲均衡器使用數字濾波器塊大約一半的可用資源。系數計算例程可從本地控制（如 CapSense 按鈕和滑條）以及通過遠程接口提供的控制協議動態地獲得更新信息。圖 10 給出了演示應用的屏幕截圖，該演示運行在一款著名音樂播放器上，它嵌入了控制均衡器所設置的算法，可確保系統頻率響應精確通過滑塊的“增益點”，并實時調節頻率響應。出于比較目的，圖 11 顯示了原始的濾波器模擬。這種超級精確的頻率響應控制簡化了“復雜的”喇叭外殼聲學設計，也有助于車內駕駛員子系統和公共廣播應用的設計工作。

　　在用戶偏好均衡完成之后，數字濾波器塊還能剩下足夠的資源來實施多頻段交叉濾波器組。輸出結果可通過多個 I2S 接口提供給外部 DAC 或數字放大器。我們可以通過驅動頻率響應實現非常精微的控制，確保對接裝置、微型立體聲設備和平板電視等的小型多路聲學設計能獲得優質效果。通過管理用戶界面、通信和電源的同一設備，高通道數分布式音響加強和消息系統也能受益于這種簡化的頻率響應調節技術。

　　結論

　　本文僅簡要介紹了嵌入式數字濾波技術。由于篇幅所限，我們沒有深入討論“立體聲增強”功能、數字麥克風的抽選濾波器以及設計人員已經開始在其中挖掘 PSoC3 和 PSoC5 強大信號處理功能的多種工業感應器調節和醫療應用領域。

　　嵌入強大的數字濾波引擎是 PSoC 設計理念的全新元素，它與業界領先的信號路徑靈活性、ADC 性能以及 PSoC3 和 PSoC5 的可編程邏輯塊多功能性完美結合。嵌入式數字濾波配合全新 PSoC Creator 設計范例可實現多種應用的轉型，并大幅降低系統成本，加快產品投放市場的速度。